Device Family: Arria V GT, Arria V GX, Arria V GZ, Arria V ST, Arria V SX, Cyclone V GT, Cyclone V GX, Cyclone V SE, Cyclone V ST, Stratix V E, Stratix V GS, Stratix V GT, Stratix V GX
Type: Answers

掲載日: 12月31日2014年

Description

Arria® V Cyclone® V および Stratix® V デバイスのリモート・アップデート回路は、 24 ビット・アドレッシングのみを処理することができます。 24 ビット・アドレッシングを使用する EPCS128 および EPCQ128 といったコンフィギュレーション・デバイスや、より小さい集積度のコンフィギュレーション・デバイスでは、 24 ビット PGM[23:0] フィールドはアクティブ・シリアル開始アドレスのすべての 24 ビットに対応します。ただし、 32 ビット・アドレッシングを使用する EPCQ256 デバイスでは、 PGM[23:0] フィールドはアクティブ・シリアル開始アドレスの 24 MSB に対応します。よって、 32 ビット・アドレスは {pgm[23:0], 8’b0} となります。

 

Workaround/Fix

バージョン13.0以前のQuartus® II ソフトウェアのaltremote_updateモジュールでは、data_in[]バスは24ビット幅です。従ってEPCQ256デバイスでは、ファクトリ・イメージ中にアプリケーション・イメージ・ブート・アドレスを書き込む際に最下位8 LSBを切り捨てる必要があります。

 たとえば、ブート・アドレスが0x00020000の場合、0x000200をメガファンクションのdata_in[23..0]に設定する必要があります。

ブート・アドレスが0x01C00000の場合、0x01C000をメガファンクションのdata_in[23..0]に設定する必要があります。

 

バージョン13.1以降のQuartus IIソフトウェアから、data_in[]バス幅は以下のようになります。

• 3バイトのアドレッシング・コンフィギュレーション・デバイス(例:EPCS128)を使用している場合、24ビット・バス幅

•4バイトのアドレッシング・コンフィギュレーション・デバイス(例:EPCQ256)を使用している場合、32ビット・バス幅

そのため、Quartus IIソフトウェア・バージョン13.1以降からは、ファクトリ・イメージ中にアプリケーション・イメージ・ブート・アドレスを書き込む際に最下位8LSBを切り捨てる必要はありません。