SEU (Single Event Upsets)

SEU (Single Event Upset) は、イオン化放射線がコンフィギュレーション・メモリ・セル、ユーザー・メモリ、レジスタなどのストレージ・エレメントに衝突し、その中の電荷が放電することによって引き起こされます。地上で動作するアプリケーションでは、パッケージの不純物が放出するアルファ粒子と、宇宙線と地球の大気の相互作用によって生じる高エネルギー中性子という 2 つのイオン化放射線源が問題になります。過去 20 年にわたって多くの研究が行われ、アルファ粒子の放射による SEU の影響を最小化する高純度パッケージが生まれました。避けることができない大気中性子が今でも SEU の主な原因として残っています。ソフト・エラーは、エネルギー・レベル、磁束、およびセルの感受性と関連する確率に従ってランダムに発生します。

アルテラはデバイスに対する SEU の影響を多く世代にわたるプロセスで継続的に研究しており、SEU に最適化した物理的配置とプロセス・テクノロジによるソフトエラー・レートの低減、およびソフトエラー緩和技法に幅広い経験を積んできました。アルテラは業界で初めて CRC 自動チェック機能を導入し、その他のエラー・チェック・ソリューションに共通の余分なロジックや複雑な要件を取り除きました。アルテラのデバイス・ファミリは、いずれも JEDEC のJESD-89 規格が規定する標準テスト手順を使用して、Los Alamos Weapons Neutron Research (WNR) などの施設で SEU に対する動作と性能をテストしています。

Los Alamos Neutron Science Center (LANSCE) で アルテラ FPGA の SEU テストを行った結果、以下の結果が明らかになりました。

  • SEU がアルテラ FPGA のラッチアップを引き起こすことはない
  • ハード CRC 回路と I/O レジスタで観測された SEU エラーはない
  • SEU は、65nm までの製品のコンフィギュレーション・メモリではシングル・ビット・エラーのみ、40nm 以下ではおそらくマルチビット・エラーを引き起こす
  • CRC 回路は、コンフィギュレーション・メモリのシングル・ビットおよびマルチビット・エラーをすべて検出できる
  • 平均機能中断間隔 (MTBFI) は、極めて大規模な高集積 FPGA でも数百年である

アルテラの Stratix® シリーズ、Arria® GX シリーズ、および Cyclone® シリーズの FPGA ファミリには、継続的かつ自動的に CRC をチェックする専用ハード回路が追加コストなしで内蔵されています。アルテラの 28nm プロセス・テクノロジおよびそれ以降のプロセス・ノードで製造された製品は、強化された EDCRC 検出に加えて CRAM アップセット・ビット訂正 (スクラビング) を実装しています。Quartus® Prime 開発ソフトウェアで CRC チェッカを簡単にセットアップできます。

その他の緩和技法とアルテラ・デバイスの SEU テストについての詳細は、アルテラの正規販売代理店 までお問い合わせください。