概要

56G PAM-4 次世代トランシーバー・テクノロジー

高速シリアル・トランシーバーは、帯域幅の拡大、消費電力の低減、ビットあたりのコストの最小化が要求される、現代の大規模データセンター、クラウド・コンピューティング、およびワイヤレスの根幹を成します。インテルは インテル® Stratix® 10 FPGA ファミリーへの次世代トランシーバー・テクノロジーの搭載を進めています。このデュアル・モード・トランシーバーは、56Gbps PAM-4 および 30Gbps NRZ 変調に対応し、次世代高速インターコネクトを実現すると同時に、テラビット・データ・レートにおける挿入損失とクロストークを最小化します。この新しい規格は、チップ間、バックプレーン、ケーブルなどの接続用途で、光ならびに銅配線インターフェイスの両方をサポートします。

56 Gbps PAM-4 トランシーバー・デモ

インテル® Stratix® 10 FPGA および SoC トランシーバーは、シリアル・テクノロジーの障壁を打ち破り、最大規模の集積度を必要とするアプリケーションに対して、かつてない性能を最大の帯域幅によって提供します。インテル® Stratix® 10 FPGA に搭載されるトランシーバーには、以下の特長があります。

  • 最先端インターフェイス規格、バックプレーン、および汎用データ交換アプリケーション向けデュアル・モード・トランシーバー・テクノロジー:
    • 最大 56Gbps のPAM-4
    • 最大 30Gbps のNRZ
  • 以下をはじめとするメインストリームおよび次世代プロトコル/インターフェイス規格向けテクノロジー:PCI Express* (PCIe*)、100 ギガビット・イーサネット (100GbE)、400 ギガビット・イーサネット、CPRI (Common Public Radio Interface)、Fibre Channel、シリアル・デジタル・インターフェイス (SDI) など
  • ワイヤレス・アプリケーション向けの最も消費電力が少ない低消費電力トランシーバー・オプション
  • 高度なシグナル・コンディショニング・ブロック:連続時間リニア・イコライザー (CTLE)、ディシジョン・フィードバック・イコライザー (DFE)、および可変ゲインアンプ (VGA) 機能により、最新バックプレーン規格をサポート
  • システムの信頼性を最大化するハード化された順方向誤り訂正 (FEC)