デザイン・ソリューション

あるデザイン要件を満たすアーキテクチャ・ソリューションを理解することと、FPGA がそのアーキテクチャにどのように適合するかを理解することはまったく別のことです。デザイン・ソリューションでは、アルテラのお客様やパートナーがアル テラの FPGA を使用して実際の問題を解決してきた方法の例をご紹介します。デザイン・ソリューションが、デザインのアイデア源としての価値をもたらし、FPGA が今日の最も困難なデザイン問題を解決する上で役割を果たすことができる多くの方法にお客様が創造性を発揮する刺激を与えることを願っています。

design-solution_fujisoft_image

富士ソフト
ステレオ・マシン・ビジョンの用途を広げる (日本語版・PDF)

富士ソフト社  エンベデッドテクノロジー部ソリューション推進グループ  岩井 英治 

東京工業大学准教授で、車載ステレオ・カメラ技術の権威である実吉敬二博士は、FPGA の特長を利用した新しいステレオ・ビジョン処理アルゴリズムを開発しました。 その結果、マルチコア DSP 上でのソフトウェア実装より高いフレーム・レート性能を備えた小型FPGA 実装のステレオ・ビジョン・プロセッサが実現しました。

コントローラを再設計してデータセンター・ストレージのコストを削減 (日本語版・PDF)
Pearse Coyle, CEO, NVMdurance

消耗が早いフラッシュ・メモリ・デバイスの寿命を延ばすにはどのようにすればよいか。当資料ではNVMdurance社の設計チームが生み出した、分析ツールと高度なコンフィギュレーションが可能なSoC FPGAベースのソリッドステート・ストレージ・コントローラで、データセンター・アプリケーションに使用する量産NANDデバイスの動作時間を大幅に延長させた手法について紹介します。

シングルチップ FPGA によるキャリアグレード・イーサネット・スイッチ (日本語版・PDF)
Alex Kugel, Intel PSG

アルテラの柔軟な全二重スイッチ・デザイン・ソリューションは、最大 8 個の 10/100/1000 イーサネット・ポートを必要とするアプリケーションに最適です。当資料では、中規模サイズの 28nm SoC を使用して、Metro Ethernet Forum (MEF) のキャリア・イーサネット 2.0 認証プログラムの認証を受けた、5 つの 1GE ポートを持つスイッチのデモをどのように実装したのかを解説します。

design-solution_fujisoft_image

富士ソフト
Android プラットフォーム向けグラフィックス・アクセラレーション・ソリューション (日本語版・PDF)

富士ソフト社  エンベデッドプロダクト事業推進部課長  姫野 呂裕 

Android プラットフォームは、Linux OS をベースに、豊富なユーザー・インタフェースと通信ライブラリを使用することができ、高性能システムを開発することができるターンキー環境として、エンベデッド・システム開発者の注目を集めています。 富士ソフト社で提供する Android プラットフォームには、アルテラSoC 上で Android をスムーズに動作させるために必要なグラフィックス・アクセラレータ IP コア、それに加え、アルテラの BSPからの Linux カーネル上で動作する標準オープン・ソースAndroid OS バージョン 4.0.4 ICS を含む Android プラットフォームを提供しています。

データのマップ/リデュース解析のためのハードウェア・アクセラレーション (日本語版・PDF)

Jim Costabile, CEO/Founder, Syncopated 

マップ/リデュース機能を OpenCL™ カーネルとしてコーディングすると、基本の OpenCL プラットフォームへの新しいストリーミング・エクステンションを活用し、アプリケーション・コードをほぼ変更せずにハードウェア・アクセラレーションを使用して、CPU 上のスタティック・データ・モデルからストリーミング・モデルに移行できます。

Forging a Single Agile Radio Platform for Signal Intelligence and Public Safety (英語版・PDF)

By Brandon Malatest, COO, Per Vices

Software-defined radio (SDR) promises a lot: the agility to move between frequency bands, modulation schemes, and data formats without changes in hardware. But in reality, such agility has come at the cost of expensive, power-hungry baseband-processor hardware. In this Design Solutions article SDR specialist Per Vices shows how they overcame the challenges of agile baseband processing by employing an FPGA for the most compute-intensive tasks.