アプリケーション 説明
OpenCL*

OpenCL* Streamlines FPGA Acceleration of Computer Vision (英語版)

(Registration/Log-in to the Embedded Vision Alliance website required to access the entire article.)

For more information about embedded vision, including hundreds of additional videos, please visit the Embedded Vision Alliance website at http://www.embedded-vision.com.

 

OpenCL*

OpenCL* Eases Development of Computer Vision Software for Heterogeneous Processors (英語版)

(Registration/Log-in to the Embedded Vision Alliance website required to access the entire article.)

For more information about embedded vision, including hundreds of additional videos, please visit the Embedded Vision Alliance website at http://www.embedded-vision.com.

 

OpenCL*

OpenCL* Optimization Techniques: Image Processing Algorithm Example (英語版)

This training provides a simple overview of an architectural optimization approach for targeting OpenCL* on an FPGA for image processing algorithms.

OpenCL*

Efficient Implementation of Convolutional Neural Networks using OpenCL* on FPGAs (英語版)

See the preview of the technical presentation video from the May 2015 Embedded Vision Summit.

(Registration/Log-in to the Embedded Vision Alliance website required to view the entire technical presentation.)

For more information about embedded vision, including hundreds of additional videos, please visit the Embedded Vision Alliance website at http://www.embedded-vision.com.

汎用

エンベデッド・ビジョン・システムの分類 (英文記事)

Embedded Vision Summit に寄稿された論文は、集束光をエンベデッド・システムの入力として使用する方法が数多くあることに加え、その入力を有用なものとするために必要なアルゴリズムやハードウェアの実装方法もそれ以上に多様であることを示唆しています。アプリケーションは、シンプルなスタティック・マシン・ビジョンから、リアルタイム・マルチカメラ・ビデオの分類および解釈まで多岐にわたります。

Automotive

Smart Exterior Cameras Enhance Vehicle Safety, Security (英語版)

(Registration/Log-in to the Embedded Vision Alliance website required to access the entire article.)

For more information about embedded vision, including hundreds of additional videos, please visit the Embedded Vision Alliance website at http://www.embedded-vision.com.

Automotive

Complex Trends and Challenges in Designing ADAS Systems (英語版)

In the race to develop reliable and cost-effective advanced driver assistance systems (ADAS), designers are presented with challenges to integrate functionality, develop scalable platforms and design systems that are robust enough to work in various operating conditions.[…]

汎用

4K ビデオ/画像処理 (VIP) (英語版)

4K ビデオ処理がもたらす課題と、インテルの VIP スイートがそれらの課題をどのように解決するかについて解説します。

汎用

ビデオシステムの基礎 (英語版)

ビデオ画像/処理アルゴリズム、接続、クロマ・サンプリング、およびカラー・フォーマットの基礎を概説します。

汎用

VEEK でのデザイン例に学ぶビデオ処理アプリの合理化 (英語版)

インテルのビデオ/画像処理スイートをベースにしたさまざまなビデオおよび画像処理機能のデモです。デモには、Terasic の Video & Embedded Evaluation Kit (VEEK) を使用しています。

関連リンク:

VEEK 情報 (Wiki)

VEEK の購入

ビデオ/画像処理スイート(英語)

ビデオデモ

ビデオクリップ アプリケーション 説明
General

Lucas-Kanade Optical Flow Developed on Intel® FPGA SDK for OpenCL™ (英語版)

インテルの動き予測アルゴリズムの動作デモに加え、このアルゴリズムがインテル® FPGA SDK for OpenCL™ によっていかに短時間で開発されたかを解説します。

Embedded Vision についての詳細はこちら

Automotive

Stereo Vision ADAS Demonstration (英語版)

インテルパートナーの富士ソフトと東京工業大学が共同開発したステレオ・ビジョン IP の Cyclone® V SoC 上での動作デモです。

Embedded Vision についての詳細はこちら

Automotive

Forward / Rear / Surround View ADAS Demonstration (英語版)

インテルパートナーの Eutecus 社の高度なビデオ分析 (歩行者/車両/自転車の検出・分類、車線検出・維持、死角物体検出など) によるCyclone V SoC 上での ADAS アプリケーションのデモです。

Embedded Vision についての詳細はこちら

CNN

Object Detection and Recognition with Neural Network (英語版)

See how our partner iAbra demonstrates machine learning with convolutional neural networks on FPGAs using the OpenCL* flow to accelerate object detection and recognition scenarios.

Military

High Resolution Multi Camera System for Situational Awareness (英語版)

インテル® Stratix® V FPGA をシステム内の全ビデオデータのメイン・アグリゲータとする、マルチフィードによる状況認識アプリケーションのデモです。

 

General

UDX10 4K60 Video Processing Reference Design (英語版)

4 minutes

This video shows a demonstration of up/down/cross conversion 4K60 UHD (RGB 4:4:4 10b) reference design with HDMI 2.0 running on Arria 10 FPGA.

General / Broadcast

Multichannel Full HD H.265 Codec Demonstration (英語版)

This video shows a demonstration of a multichannel, 1080p60 H.265 CODEC running on a single FPGA, with ultra low latency.