ヘテロジニアス 3D System-in-Package 集積化

アルテラのヘテロジニアス 3D SiP 戦略により、ヘテロジニアスに統合された幅広い高性能ソリューションを実装する、非常に高い柔軟性を持つスケーラブルなデバイス・ファミリが実現できます。また、モノリシック・コア・ファブリックを維持することで、アルテラは最高 1 GHz という最速のタイミング・クロージャと最高レベルの設計生産性を実現し、次世代システムの要件を満たすことができます。

アルテラは、モノリシック FPGA ファブリックと異種テクノロジとのヘテロジニアス・インテグレーションにインテルの画期的な
EMIB (Embedded Multi-Die Interconnect Bridge) パッケージング技術を利用します。

アルテラの SiP テクノロジの目的は、機能やプロセス・ノードが単一パッケージ内に効果的に混在する、複数の製品バージョンを提供することにあります。この新しい製品クラスは、現在そして将来の以下のシステム機能要件を満たします。

  • 性能と帯域幅の向上
    EMIB を使用したシステム・イン・パッケージ統合により、FPGA とコンパニオン・ダイ間で最高のインタコネクト集積度を実現できます。 この結果、SiP コンポーネントが高帯域幅で接続されます。 また、外部へのユーザー信号は標準的な FCBGA トレースを使用するため、シグナル・インテグリティとパワー・インテグリティが改善されます。
  • 消費電力の低減
    コンパニオン・ダイ (メモリなど) は、可能な限り FPGA の近くに配置されます。 したがって、FPGA とコンパニオン・ダイ間のインタコネクト・トレースは非常に短く、これらの駆動には消費電力はそれほど必要ありません。 この結果、全体的な消費電力が低減され、最高の性能/ワット指標を達成できます。
  • フォーム・ファクタの縮小
    単一パッケージにコンポーネントをヘテロジニアスに統合できるので、フォーム・ファクタが縮小されます。 これは、お客様が貴重なボード・スペースを節約し、ボードの層数と全体的な構成部品 (BOM) コストを削減するために役立ちます。
  • 柔軟性、スケーラビリティ、使いやすさの向上
    SiP では、パッケージ内にすでにコンポーネントが集積されているので、PCB レベルでの配線の複雑さを軽減します。 さらに、SiP は、異なるダイ形状、シリコン・テクノロジを組み込む機能も強化します。 したがって、最終的に、柔軟性とスケーラビリティが高く使いやすいソリューションを実現できます。
  • Time to Market の短縮
    SiP では、すでに実績のあるテクノロジを統合し、製品バージョン間で共通するデバイスやタイルを再利用できるので、「Time to Market」 を短縮できます。 SiP は、貴重な時間とリソースを節約することで、「Time to Market」 の迅速化に役立ちます。

ヘテロジニアス 3D SiP 統合についての詳細

このホワイトペーパーでは、Stratix 10 FPGA & SoC がヘテロジニアス 3D SiP 統合をどのように活用して、スケーラビリティと柔軟性を大幅に高めながら性能、消費電力、およびフォーム・ファクタを飛躍的に向上させるかを解説します。また、インテルの EMIB テクノロジがマルチダイ統合のための優れたソリューションをどのように実現するかについても知ることができます。

ホワイトペーパー (PDF) をダウンロード >>

モノリシック FPGA ファブリックの利点

モノリシック FPGA ファブリック(ヘテロジニアス集積)は、複数のダイに分割する FPGA ファブリック(ホモジニアス集積)に対して、市場投入への迅速化、高性能化、低消費電力化などの大きな利点があります。このホワイトペーパーでは、モノリシック FPGA ファブリックを利用する利点と、ホモジニアス集積テクノロジを使用した FPGA 設計の注意点を紹介します。

ホワイトペーパー (PDF) をダウンロード >>