DSP 浮動小数点

新しいデジタル信号処理 (DSP) システムは、浮動小数点ソリューションを使用して高度な数値の安定性とダイナミック・レンジを達成しています。レーダー、高度な無線アンテナ処理、医療画像処理などのアプリケーションは、FPGA や SoC が備える浮動小数点能力を必要とするアプリケーションです。DSP アプリケーションがサイズおよび機能面で成長するのに伴い、FPGA や SoC はあらゆる浮動小数点 DSP 実装に使用可能な最高性能のプラットフォームを提供しています。

14 nm, Stratix® 10 FPGA & SoC は、最大 1 秒あたり 10 Tera 浮動小数点演算 (TFLOPS) 性能という業界最高の浮動小数点演算性能を提供します。 Stratix® 10 FPGA & SoC の DSP 機能 ページで詳細をご確認ください。

Arria® 10 FPGA & SoC は、20nm プロセスによって、最大 1.5 TFLOPS の性能を持つ ハード化された浮動小数点演算子 を備えた業界初のデバイスを提供します。Arria® 10 FPGA & SoC 可変精度 DSP ブロック・アーキテクチャーの詳細は こちら をご覧ください。

最新ニュース:最新の MathWorks R2014b リリースで インテル® SoC FPGA (および関連する浮動小数点実装) を新たにサポート

HDL Coder と Embedded Coder は、MathWorks R2014b よりインテル® SoC FPGA ファミリーを新たにサポートします。 MathWorks ツールに精通した開発者は、アルテラ SoC をターゲットにしたコード生成をこの開発環境から直接行うこともできるようになります。

FPGA 設計者やプロセッサー・プログラマーは、インテル®  SoC FPGA をターゲットにして合理化された共通のデザイン・メソドロジーを共有できるようになります。

詳細については www.mathworks.com/altera-soc をご覧ください。

以下のホワイトペーパーおよびオンラインセミナーをご参照ください。

ホワイトペーパー

Read white paper

ピーク浮動小数点性能の本質」(2014年7月公開)


デジタル信号プロセッサー(DSP)、グラフィックス処理ユニット(GPU)、および FPGA のピーク浮動小数点性能を算出して比較しています。インテルが業界標準の方法で測定して公表した Arria® 10 デバイスの最大 1.5 TFLOPS という値、Stratix® 10 デバイスの 10 TFLOPS という値がいかに信頼できる値であるかを理解し、この値を他の FPGA ベンダーの値と比較してみましょう。

ホワイトペーパーを読む (PDF)

Read white paper

 

ハード化された浮動小数点を実装して効果的な DSP デザインを FPGA で実現

このホワイトペーパーでは、インテルのハード化された浮動小数点実装についてさらに詳しく知りたい方を対象に、従来の FPGA で最高の浮動小数点 DSP アルゴリズム性能を実現する、Arria® 10 デバイスから Stratix® 10 デバイスに至る斬新なアーキテクチャーについて解説しています。

ホワイトペーパーを読む (PDF)

Read white paper

 

BDTI インテルの浮動小数点 DSP フローのエネルギー効率をハードウェア上で検証 (2013年2月公開)

  • 複雑な DSP デザインの消費電力ベンチマーク:コレスキーおよび QR ベースの行列の分解
  • 浮動小数点ツールフローがもたらす結果と有用性

ホワイトペーパを読む (PDF)

Read white paper

 

BDTI 浮動小数点 DSP デザインフローと インテル® FPGA 上でのパフォーマンスに関する第三者機関による分析 (2012年10月更新)

  • 複雑な DSP デザインの性能ベンチマーク:コレスキーおよび QR ベースの行列の分解
  • 浮動小数点ツールフローがもたらす性能と有用性

ホワイトペーパーを読む (PDF)
プレビューを見る

オンラインセミナー

View Video

最新: 今視聴する, オンデマンド, 15分

Accelerating Design Development Time with Hard Floating-Point DSP Blocks in FPGAs

Watch this webcast to get:

  • An overview of current floating-point implementation challenges
  • An introduction to Altera’s hard floating-point DSP blocks
  • An overview of how you can achieve unprecedented DSP performance, designer productivity, and logic efficiency
View Video

今視聴する, オンデマンド, 30分

Implementing Floating-Point DSP in an FPGA

Watch this webcast to:

  • Learn how Altera FPGAs solve floating-point challenges
  • See Altera's model-based tool flow using our DSP Builder Advanced Blockset and MATLAB and Simulink tools from MathWorks
  • Get a third-party white paper from BDTI that analyzes our floating-point DSP design flow

インテル®  と MathWorks社の共同パートナーシップ  (英語版)

View Video

MATLAB* と Simulink* を使用した FPGA デザインのご紹介

MATLAB および Simulink*に基づいたワークフローを採用することによって、多くの企業が FPGA デザインサイクル時間を 33 ~ 50 % 以上削減している状況について

オンラインセミナーを視聴する

View Video

FPGA を使用したパルス・ドップラー・レーダーのデザインと開発

レーダー・システム・エンジニアが、レーダー・システム・デザインおよびそれを構成する信号処理アルゴリズムのモデリング、シミュレーション、および実装に必要な時間を短縮する方法

オンラインセミナーを視聴する