登録情報
mySupport
Self Service Licensing Center
テクノロジは従来のプログラマブル・デジタル信号処理(DSP) デバイスの機能を超え常に進化し続けています。プログラマブル・ロジックにより提供される柔軟性や関連するスループットの利点により、性能を重視するアプ リケーション向けにFPGA や PLD をさらに魅力的な代替品にします。
似通ったデータが高いサンプル・レートで到達し、同時アルゴリズム変換処理が行われる現在のマルチ・チャネル・システムでは、高いI/O レートとパラレル・ストラクチャを搭載したFPGA の実装により確実な利点をマルチ・プロセッサベースのDSP アプローチと比較してかなりの低コストで提供します。
アルテラのDSP の各種資料ではFPGA のデザイン向けに特に一般的に使用されるデザイン・フローを紹介し、このアプローチとプログラマブル、そしてプロセッサ・ベースのDSP デザイン・フローの類似点と相違点を説明しています。
DSP Builder ハンドブック（英語版）
I. DSP Builder Handbook
- Volume 1: Introduction to DSP Builder
- Volume 2: DSP Builder Standard Blockset
- Volume 3: DSP Builder Advanced Blockset
II. DSP Design Building Blocks
- CIC IP Core User Guide
- FFT MegaCore Function User Guide
- FIR Compiler II IP Core User Guide
- NCO IP Core User Guide
- Reed-Solomon II IP Core User Guide
- Viterbi IP Core User Guide
III. Device Selection and Architecture
- Stratix IV デバイスの DSP ブロック (ver 3.1, Nov 2009, 1.2 MB)
DSP Blocks in Stratix IV Devices (ver 3.1, Feb 2011, 1 MB)
- Variable Precision DSP Blocks in Stratix V Devices
- Arria GX デバイスの DSP ブロック (ver 1.0, May 2007, 839 KB)
DSP Blocks in Arria GX Devices (ver 1.2, May 2008, 322 KB)
- DSP Blocks in Arria II Devices (ver 4.0, Dec 2010, 1 MB)
- Embedded Multipliers in Cyclone IV Devices (ver 1.1, Feb 2010, 133 KB)
- HardCopy III デバイスの DSP ブロック実装 (ver 1.0, May 2008, 164 KB)
DSP Block Implementation in HardCopy III Devices (ver 2.1, Jan 2011, 165 KB)
- DSP Block Implementation in HardCopy IV Devices (ver 1.1, Jan 2011, 165 KB)
IV. DSP Applications Using FPGAs
- FPGAs for High-Performance DSP Applications (ver 1.1, May 2005, 119 KB)
- Soft Multipliers For DSP Applications (ver 1.0, May 2003, 490 KB)
- AN 306: Implementing Multipliers in FPGA Devices (ver 3.0, Jul 2004, 733 KB)
- 汎用デジタル QAM モジュレータ (ver 1.1, Jan 2006, 838 KB)
Versatile Digital QAM Modulator (ver 2.0, Dec 2010, 553 KB)
- Increase Bandwidth in Medical & Industrial Applications With FPGA Co-Processors (ver 2.1, Feb 2006, 494 KB)
- Implementation of CORDIC-Based QRD-RLS Algorithm on Altera Stratix FPGA with Embedded Nios Soft Processor Technology (ver 1.0, Mar 2004, 119 KB)
V. Reference Designs
- アルテラ FPGA デバイスの CRC によるエラー検出およびリカバリ (ver 1.4, Jul 2007, 558 KB)
AN 357: Error Detection & Recovery Using CRC in Altera FPGA Devices (ver 1.4, Jul 2008, 371 KB)
- AN 245: Filtering Reference Design Lab (ver 3.0, Dec 2004, 670 KB)
- AN 317: Turbo Encoder Co-processor Reference Design (ver 1.2, Oct 2003, 183 KB)
- AN 371: Automotive Graphics System Reference Design (ver 1.0, Dec 2004, 195 KB)
- AN 421: Accelerating WiMAX DUC & DDC System Designs (ver 2.2, May 2007, 758 KB)
- AN 427: Video and Image Processing Design Example (ver 10.2, Feb 2013, 1 MB)
- AN 439: Constellation Mapper and Demapper for WiMAX (ver 1.1, May 2007, 250 KB)
- AN 442: Tool Flow for Design of Digital IF for Wireless Systems (ver 1.0, May 2007, 1 MB)
- AN 450: Uplink Desubchannelization for WiMAX (ver 1.0, Feb 2007, 319 KB)
- AN 451: Downlink Subchannelization for WiMAX (ver 1.0, Feb 2007, 319 KB)
- AN 475: Crest Factor Reduction for OFDMA Systems (ver 1.0, Nov 2007, 362 KB)
- AN 506: QR Matrix Decomposition (ver 2.0, Feb 2008, 371 KB)
- AN 515: 24K FFT for 3GPP LTE RACH Detection (ver 1.0, Nov 2008, 230 KB)
- AN 544: Digital IF Modem Design with the DSP Builder Advanced Blockset (ver 1.0, Aug 2008, 976 KB)
VI. Errata Sheets
- DSP Builder Release Notes and Errata (ver 2014.12.15, Dec 2015, 416 KB)
For a complete list of errata sheets, see https://www.altera.com/support/literature/lit-es.html.