現在のワイヤレス・インフラストラクチャーは、下の図に示すように、マクロセル/メトロセルからピコ/フェムトセルまで規模の異なる多くの無線で構成されるヘテロジニアス・ネットワークを中心に構築されています。

これらのセルは、以下のようにそれぞれ要件が大きく異なります。

  • RF 出力電力レベル (通常は 125 mW ~ 80 W)
  • アンテナ数 (通常は 2 ~ 8 本)
  • 帯域数 (700 MHz ~ 3.5 GHz 以上)
  • 搬送波数 (1 ~ 8)
  • ユーザー数
  • 構成 (集積アンテナ、RRH、従来型、アクティブ・アンテナ・アレイ)
  • フォームファクター/消費電力 (-48V、PoE、AC、DC)
  • 技術 (GSM、CDMA、UMTS、LTE、LTE-A、5G)

通信事業者は、ネットワーク向けのソリューションを構築する場合、広範な無線ハードウェアを利用する必要があります。機器メーカーは、設計作業、コスト、および市場投入期間を最小限に抑えるために、拡張性と柔軟性に優れたプラットフォーム・ソリューションを求めています。拡張性は、テスト時間や在庫を最小限に抑えたり、デザインを最大限に再利用したりするのにも役立ちます。また、規格の変化や最新ワイヤレス通信の要求性能特性の進化に素早く対応できるようにするという理由からも、拡張性の高いプラットフォーム・ソリューションが望まれます。

デジタル無線 IP の主要コンポーネント、デジタル・アップコンバージョン (DUC)/デジタル・ダウンコンバージョン (DDC)、クレスト・ファクター・リダクション (CFR)、およびデジタル・プリディストーション (DPD) です。インテル® FPGA & SoC デバイスは、デジタル無線の実装に適した柔軟性、拡張性、およびコスト効果の高いプラットフォームを提供し、新規要件やデザインフィックスを素早く採用してさまざまな無線をターゲットにすることを可能にします。

インテル® Quartus® Prime 開発ソフトウェア には、DSP Builder for インテル® FPGA が含まれています。このツールは、Matlab と Simulink* を利用して、デジタル・フロントエンド全体をシステムレベルのモデリング環境で設計した上で、選択したインテル® FPGA をターゲットにすることが可能です。インテル® Quartus® Prime 開発ソフトウェアの配置配線ツールは完全に統合されているため、さまざまな実装オプションを素早く探索し、最も効率的なソリューションを見つけることができます。また、利用可能なリソースとクロック速度を最大限活用できるようにデザインを最適化することも容易です。

インテル® Quartus® Prime 開発ソフトウェアには プラットフォーム・デザイナー (旧Qsys) も含まれています。このトップレベル統合ツールでは、Avalon Streaming/Avalon Memory-Mapped インターフェイスを使用して DSP Builder などの IP ブロックを接続することで、トップレベル・デザインを構築できます。この段階から、内蔵 SoC プロセッサー・サブシステムまたは外部ホストに直接インターフェイスできる完全なメモリー・マップド・レジスター・ファイルを構築することが可能です。

インテルでは、デザインプロセスをさらに加速するために、各種 ハードウェア開発キット、リファレンス・デザイン、および IP ブロック も多数用意しています。