半導体自動テスト装置 (ATE) は、メモリー、デジタル、ミックスドシグナルおよび SoC (system-on-a-chip) コンポーネントのテスト用に使用される各種装置またはカードで構成されており、両方ともウェハおよびパッケージ封止ステージにあります。これらのテストシステムは、コンシューマー、コンピューティング、および通信市場での要求によって後押しされ、進化を続けています。今日の ATE テスタ製品は半導体業界における技術革新と歩調を合わせ、かつてない速いスピードで、より高い機能を提供できなければなりません。

プログラマブル・ロジックは、柔軟性と拡張性を提供することによって、ATE テスタ製品の開発において重要な役割を果たします。 タイミング精度、メモリー・コントロール、デジタル信号処理 (DSP) 解析、高速 I/O 機能、およびジッタ対応などの機能は、すべてプログラマブル・ロジックで処理されます。 図 1 に ATE システムにおける代表的な装置カードを示します。 ATE テスタが複雑になるほど、より多くの IP (intellectual property) が継続的にプログラマブル・ロジック内に集積されます。

インテルは ATE テスト装置で利用できる各種 IP コアを提供しています。 DDR2、RLDRAM II などのメモリー・インターフェイス、 PCI Express*、SFI、SerialLite(軽量、高帯域幅のポイント・ツー・ポイント・データ・プロトコル) などの高速バス・インターフェイスは、インテル® FPGA IP ウェブサイトからダウンロードできます。

図 1. 代表的な自動テスト装置(ATE)テスト・ステーション

ソリューション

インテルのStratix®Arria®Cyclone® シリーズ FPGA の機能豊富なアーキテクチャーは、ATE テスター装置の製造向けに優れたソリューションを提供します。 これらのデバイスファミリーにより、システム設計者は他のソリューションでは実現できない、柔軟性、性能、集積度、およびデザインリソースが得られます。 これらのシリコン製品をインテル® FPGA IP コアの幅広いポートフォリオと組み合わせて、設計者に次世代の ATE テスト・プラットフォーム開発用の業界最先端ソリューションを提供します。

Stratix® シリーズ FPGA は、システム性能を最大化するために、ブロックベースのデザインを加速する高性能アーキテクチャーを使用しています。Stratix® シリーズ FPGA には、高性能、可変精度 DSP ブロック、最大 52 M ビットのエンベデッド・メモリー、最大 950K のロジックエレメント (LE)、および柔軟な標準 I/O 規格のサポートが含まれます。

Stratix® シリーズ FPGA は、高い評価を得ている Stratix® アーキテクチャー上に構築されており、信号同期やタイミング解析など、入力ピンおよび出力ピンの処理機能に必要な エンベデッド・メモリーおよび LE リソースを備えています。 Stratix® シリーズ FPGA は、PCI Express* 3.0、2.0 および 1.1 バージョンなどのシリアルプロトコルに必要なシグナル・インテグリティーを備え、最大 28.05 Gbps をサポートするトランシーバーと、最大 14.1 Gbps をサポートする最大 66 本の全二重トランシーバー・チャネルを内蔵しています。

インテル® FPGA シリーズには、デュアルコア ARM* Cortex*-A9 MPCore* エンベデッド・プロセッサーなど、独自のイノベーションが導入されています。この HPS には、ハード化した豊富なペリフェラル群、消費電力が最小の 6.5536 Gbps および 10.3125 Gbps トランシーバー、ハード化したメモリー・インターフェイスのほか、再設計したアダプティブ・ロジック・モジュール (ALM)、可変精度 DSP ブロック、分散メモリーブロック、新しい M10K エンベデッド・メモリー・ブロック、フラクショナル・クロック合成 PLL (Phase-Locked Loop) からなる、消費電力に最適化したコア・アーキテクチャーが導入されています。

インテルはテスト装置で利用できる各種 IP コアを提供しています。DDR3 や RLDRAM II などのチップ間インターフェイスおよびメモリー・インターフェイスは、インテル® FPGA IP ウェブサイトからダウンロードできます。

Cyclone® シリーズ FPGAの高集積度、低コストデバイスは、ピンあたりの価格を低く抑える必要があるアプリケーションに最適です。 Cyclone® シリーズ FPGAを、Nios® II エンベデッド・プロセッサーなどのインテル® FPGA IP コアと併用すれば、デザイン時間を大幅に短縮する制御機能を実装できます。 このエンベデッド IP によって、開発サイクルが短縮でき、コストが削減され、迅速な「time-to-market」を達成できます。 各種ペリフェラルを単独の Cyclone® シリーズデバイスに統合すれば、ボード上のディスクリート・コンポーネント数が削減され、関連するデザインのコストと時間が削減され、コストが大幅に節約されます。Cyclone® シリーズのデバイスは、高効率なデバイス・アーキテクチャーを備えており、ATE テスト製品の性能と集積化のニーズに適合します。

図 1. Intellectual Property (IP)、開発キット、リファレンス・デザイン

classtest