防衛機器向けDSP (Digital Signal Processing)

レーダー、セキュア通信、電子戦はすべて高性能 DSP チェーンを基礎としており、その性能は 1 GFLOPS から 10 TFLOPS にわたります。課題は、妥当なサイズ、重量、および消費電力 (SWaP) を維持しながら、このレベルの性能を実現することです。

多くの場合、システム・アーキテクトが MathWorks MATLAB でコンセプトとモデルを開発し、別のチームが数学モデルを量子化して固定小数点対応ハードウェアで実行できるようにします。この量子化ステップでは元のモデルからのずれが生じ、ダイナミック・レンジの制限やその他のシステム問題に悩まされることがよくあります。

Arria 10 および Stratix 10 FPGA は業界最高の GFLOPS/W 比を誇り、SWaP の維持に貢献します。IEEE 754 準拠浮動小数点処理チェーンは処理の負荷を大幅に軽減し、正規化を繰り返し実行する必要性を減らし、結果としてハードウェアの効率を高めます。FPGA の浮動小数点機能により、設計者の当初のシステム仕様を維持しながら、MATLAB とハードウェア実装の間の量子化ステップをなくすことが可能です。スループットは、Arria 10 FPGA が最大 1.5 TFLOPS、Stratix 10 FPGA が最大 10 TFLOPS です。

図 1 に、Stratix® V FPGA の高性能 DSP 機能の一部を示します。内蔵係数レジスタやハード・プリアダーのほか、柔軟性を高める 3つの乗算器モードがあります。この DSP アーキテクチャに加え、フューズド・データパス・フローを含むDSP Builder アドバンスト・ブロックセットにより、メモリや配線リソースが削減されるだけでなく、精度、使用量、および消費電力のバランスを設計者がきめ細かく設定することが可能になります。

図 1. 18 ビットおよび高精度モード


アルテラは、防衛機器 DSP アプリケーションに対応するためのソリューション、リファレンス・デザイン、および技術サポートを提供しています。
詳細はmil@altera.com (eメール/対応言語:英語 までお問い合わせください。

関連リンク

DSP
28nm 可変精度 DSP ブロック・アーキテクチャ DSP ブロック・アーキテクチャがどのようにして各ブロックの浮動小数点精度を 18 ビットまたは高精度モードに最適化するかを解説します。
DSP Builder アドバンスト・ブロックセット
(フューズド・データパス・フローを含む)
DSP Builder ブロックセットの概要のほか、フューズド・データパス・フローを利用して開発時間の短縮とコード効率の向上を実現する方法を解説します。/td>
浮動小数点メガファンクション 浮動小数点メガファンクションが可能にする GFLOPS 性能、消費電力、および実装面積のパラメトリック・チューニングについて解説します。
ホワイトペーパー:
Achieving One TeraFLOPS with 28-nm FPGAs(英語版・PDF)
固定および浮動小数点性能を最大化することにより、1 TFLOPS の FPGA 性能を 1 個の FPGA で実現します。
ホワイトペーパー: アルテラの FPGA 浮動小数点 DSP デザイン・フローに関する第三者機関による分析
An Independent Analysis of Altera's FPGA Floating-point DSP Design Flow
(英語版・PDF)
アルテラの浮動小数点 DSP ツールの性能ベンチマークのほか、使いやすさを評価しています。
記事: Floating-Point FPGAs for DSP Bring High Precision to Radar and EW Systems (英語版) FPGA の浮動小数点 DSP を使用して、消費電力とレイテンシを低減しながら高精度と広いダイナミック・レンジを実現する方法を紹介しています。
記事: Signal processing approaches for electronic warfare and signals intelligence spark debate (英語版) 高性能防衛機器デザインにおける FPGA、GPU、および DSP を比較しながら、COTS ボードを使用して開発時間を短縮する方法を示しています。
ホワイトペーパー:
Using Floating-Point FPGAs in DSP for Radar (英語版・PDF)
レーダー・アプリケーションの消費電力、性能、およびダイナミック・レンジにおける FPGA の利点について解説しています。
ホワイトペーパー:
JESD204A for wireless base station and radar systems (英語版・PDF)
JEDEC JESD204A データ・コンバータ・インタフェースとアルテラの Stratix V FPGA および NXP ADC を使用して、レーダーおよび無線システムの合成ビームフォーミング/ステアリングを行います。
浮動小数点 DSP ソリューション Mathworks MATLAB および Simulink を使用して、レーダー・アプリケーション開発における浮動小数点の課題を解決します。
IEEE 講演: DSP 設計を加速させるトータル 28nm DSP ポートフォリオ (PDF)(2011 年 3 月) STAP バックエンド処理のモデリングおよび FPGA への実装を最適化する方法を解説しています。
ホワイトペーパー: Stratix V 可変精度 DSP ブロックによる高性能 DSP アプリケーションの実現方法
Accelerating DSP Designs with the Total 28-nm DSP Portfolio (英語版・PDF)
DSP ツールおよびリソースを利用して、要求される性能や精度に基づいて各種アプリケーションに合わせてデザインをカスタマイズします。
ホワイトペーパー:
Enabling High-Performance DSP Applications with Arria V or Cyclone V Variable-Precision DSP Blocks (英語版・PDF)
Arria® および Cyclone® シリーズ FPGA の可変精度 DSP の最適化に役立つ DSP リソースおよびツールの概要です。
画像/ビデオ処理
ホワイトペーパー:
Enabling Low-Power EO/IR System Development with FPGAs and Image- and Sensor-Processing IP (PDF)
Cyclone FPGA で次世代の電気光学および赤外線システム向けに利用可能な MegaCore® ファンクションを紹介します。
トランシーバ
Stratix V FPGA トランシーバ 28 Gbps FPGA の業界をリードする実証済みのトランシーバについて説明します。
Memory Interface
ホワイトペーパー: 外部メモリ・ソリューションによるシステム性能の向上
Boosting System Performance with External Memory Solutions (英語版・PDF)
アルテラの PHY 製品や最新メモリ・コントローラをはじめとする外部メモリ・ソリューションについて解説します。