電子戦システムの継続的機能強化の主な原動力は、対電子対策 (ECCM)、ステルス技術、密連結スマート・センサー・ネットワーク、およびインテリジェント誘導兵器です。これらのシステムは素早く分析を行い、ごく短時間で複数の脅威に対応することができなければなりません。広帯域雑音の中に目標特徴を発見するために、アーキテクトは高速フーリエ変換 (FFT)、コレスキー分解、行列乗算などの複雑な処理を実行しようとします。さらに、複数のソフトウェア生成波形を送信して偽物標を与えると同時に、強力な広帯域信号で全体を秘匿します。こうした刻一刻と変化する戦術的対応には機動的な高性能処理が必要です。また、多くの場合、システム全体が空中プラットフォームに配置されるため、サイズ、重量、消費電力、およびコスト (SWaP-C) の制約に加えて、発熱量に関する厳しい要件も満たさなければなりません。

図 1 に示す典型的なシステムデザインでは、チャネライザーと逆チャネライザーを使用して広帯域入力信号を処理しています。チャネル数は可変のため、システム設計者は必要なシステム性能に応じてハードウェア・リソースを割り当てることができます。

 

図1.電子戦ジャマーシステムのアーキテクチャー

FPGA は、各種電子攻撃 (EA) 手法を搭載した典型的な電子戦システムの、高速処理を多用する重要なパスにおけるこれらの性能要件に対する最適なソリューションです。

 

最小限の消費電力での浮動小数点性能

電子戦設計者は、FPGA 業界最高のエネルギー効率 (GFLOPS/W) で SWaP-C の制約を満たしながら DSP リソースを最適化することができます。インテルの浮動小数点ツール (インテル® FPGA SDK for OpenCL™、DSP Builder for インテル® FPGA、インテル® FPGA IP、およびインテル® FPGA IP ファンクション) を使用すれば、DSP パイプラインを素早く実装、最適化し、インテル® Arria 10® FPGA では最大 1.5 TFLOPS、インテル® Stratix® 10 FPGA では最大 10 TFLOPS のスループットを実現することが可能です。

 

センサーとバックプレーン・インターフェイス

Stratix® V FPGA は、28 Gbps までのトランシーバーを内蔵しています。また、各種バックプレーン・インターフェイスを最小限のレイテンシーでサポートする完全な トランシーバー・ポートフォリオ を用意しています。

 

市場投入期間の短縮とエンジニアリング・リスクの軽減

インテルは、IP (Intellectual Property) コア、リファレンス・デザイン、開発キット、およびシステム・レベル・デザイン・ツールをすべて提供しています。具体的な電子戦リファレンス・デザインとサポートについては、mil@altera.com (eメール/対応言語:英語 までお問い合わせください。

関連リンク

タイトル 概要
記事 "Floating-Point FPGAs for DSP Bring High Precision to Radar and EW Systems" (英語版) FPGA の浮動小数点 DSP を使用して、消費電力とレイテンシーを低減しながら高精度と広いダイナミック・レンジを実現する方法を紹介しています。
記事 "Signal processing approaches for electronic warfare and signals intelligence spark debate" (英語版) 高性能防衛機器デザインにおける FPGA、GPU、および DSP を比較しながら、COTS ボードを使用して開発時間を短縮する方法を示しています。
ホワイトペーパー:インテル (旧アルテラ) のFPGA 浮動小数点 DSP デザインフローに関する第三者機関による分析
An Independent Analysis of Intel's (former Altera) FPGA Floating-point DSP Design Flow (英語版・PDF)
インテルの浮動小数点 DSP ツールの性能ベンチマークのほか、使いやすさを評価しています。