政府機関、地方自治体、金融機関、企業の間では、映像監視技術を犯罪防止やセキュリティにとどまらず、資産管理、リスク軽減、危険防止などのアプリケーションにも応用する動きが広がっています。

そうした中、カメラメーカーは価格を抑えながら、より「スマート」なカメラを開発する必要に迫られています。これは、設置コストの低さ、スケーラビリティ、インテリジェンスの追加が可能といった理由から、アナログ・カメラからデジタル高精細 (HD) IP 監視カメラへの置き換えがますます進んでいるからです。

例えば、ワイド・ダイナミック・レンジ (WDR) CMOS 画像センサ技術は、極めて厳しい照明条件下でも優れた解像度と性能を発揮し、高品質画像を実現します。下の図は、インテル® FPGA を中心とする WDR CMOS センサーのインタフェース方法を示しています。

現在、シンプルなモーション検出機能が高度なビデオ解析機能に置き換えられつつあります。これは、ビデオ監視の自動化を実現し、ひいては大幅なコスト削減につながります。インテル® FPGA を使用すれば、高度なビデオ解析を実現できます。

インテル® FPGA は、以下の特長により、次世代の HD IP カメラのデザインにおいて重要な役割を果たします。

  • 柔軟性:最大 1080p60 をサポートする HD WDRビデオ画像センサをはじめとする各種画像センサをインタフェース可能
  • 高速処理:欠陥ピクセル補正、ガンマ補正、ダイナミック・レンジ補正、ノイズ・リダクションなどの機能を備えた完全な画像センサ・パイプライン (ISP) IP (Intellectual Property) を搭載
  • コスト効果の高いソリューション:センサ・インターフェイス、画像圧縮、パン-チルト-ズーム (PTZ) コントロールなどの機能を 1 つのデバイスに統合可能
  • 高性能 HD ビデオ解析機能
  • スモール・フォーム・ファクタの Cyclone® V パッケージングによって、わずか 11x11 mm2 に完全な IP カメラ・デザインを統合

FPGA ベースのネットワーク・カメラ の簡略ブロック図

業界初の HD WDR ネットワーク・カメラ用チップセット

インテルは、業界初の HD WDR ネットワーク・カメラ用チップセットにより、ビデオ解析カメラ・システムの開発を簡素化しました。それにより、ISP IP の調達が簡素化されると同時に、IP と FPGA の両方を 1 社のベンダーから調達することが可能になります。インテルは、ISP プロバイダである Apical 社と HD WDR センサーメーカーである AltaSens 社との協力の下、AltaSens 社の WDR センサに最適化された検証済み ISP を提供します。他の ASSP プラットフォームや DSP プラットフォームでは、1080p60 センサーとデータパスによる WDR テクノロジーを統合した包括的なパイプラインは提供できません。1080p および 720p WDR CMOS センサーからの広帯域幅データを処理できるデバイスは、FPGA だけです。

HD WDR ネットワーク・カメラ用チップセット

インテルの業界初の高精細 (HD) ワイド・ダイナミック・レンジ (WDR) ネットワーク・カメラ用チップセットは、ビデオ解析カメラシステムの開発を簡素化します。それにより、IP と FPGA の両方を 1 社のベンダーから調達することが可能になります。

インテル独自のチップセットは、Apical 社の HD WDR フル画像信号処理 (ISP) パイプライン IP および AltaSens 社の 1080p60 A3372E3-4T 画像センサをサポートしたセキュリティ・チップと Cyclone® IV E FPGA を組み合わせたものです。完全なセンサー処理ソリューションとして提供することにより、Apical 社 IP へのアクセスを簡素化すると同時にリスクを低減しています。詳細については、販売代理店にお問い合わせください。

他の ASSP プラットフォームや DSP プラットフォームでは、1080p60 センサーとデータパスによる WDR テクノロジーを統合した包括的なパイプラインは提供できません。1080p および 720p WDR CMOS センサーからの広帯域幅データを処理できるデバイスは、FPGA だけです。

画像センサー処理パイプラインの課題

今日の WDR センサーは、最大 20 ビットの RAW 画像データを出力しますが、画像センサー・パイプライン (ISP) がないと標準 ASSP または DSP デバイスに接続することは困難です。

図 1 は、街中の風景を撮影した際に、標準のカメラを使用した場合 (左) と WDR 画像センサー搭載カメラを使用して適切な画像処理を行った場合 (右) の出力画像の比較です。この 2 つの画像を比較すると、高性能 ISP IP コアによって高コントラストの風景から最大限のディテールを引き出すことが可能であることがわかります。特に、右の画像は暗い部分が鮮明になっているにもかかわらず、明るい部分の露出が過度になっていません。

図 1. 標準センサー出力画像と WDR センサー出力画像の比較

Figure1. Standard Sensor vs. WDR Sensor Output Image
(画像提供:Apical 社)

WDR センサーは高解像度と高いフレームレートをサポートしていますが、ピクセル補正、ローカル・トーン・マッピング、ホワイトバランス調整などの処理のために、より高い処理能力が必要です。これは市販の DSP や一部の ASSP では問題となります。CMOS WDR センサはオンチップ画像パイプライン処理がなく、最大 20 ビット/ピクセルの画像データを RAW/Bayer フォーマットで出力するからです。センサーから出力される RAW データの量は、下に示す式で計算できます。

  • 20 ビット/ピクセル x (1280 x 720) ピクセル/フレーム x 60 フレーム/秒 = > 1 Gbps

こうした大量のデータが出力されるため、ネットワーク・カメラ・ソリューションに通常使用される ASSP に 次世代の WDR センサーを接続することは困難です。

インテルのネットワーク・カメラ・ソリューション

Cyclone III または Cyclone IV FPGA とネットワーク・カメラ・リファレンス・デザインを使用すると、FPGA に画像センサーを直接接続し、ISP を完全に実装し、エンコーダや PHY デバイスを接続することが可能になります。また、外部 DSP デバイスや ASSP の必要なく、FPGA チップ 1 個で H.264 エンコーディングを実行したり、完全な IP ネットワークカメラ・パイプラインを構築したりすることも可能です。

インテル® FPGA は、HD WDR センサー・データの効率的な処理に最適です。画像処理 IP におけるリーダーである Apical 社との協力によるこの HD WDR センサー・インタフェース・ソリューションは、以下の機能を備えた ISP (図 3) を提供します。

  • ホットピクセル除去およびノイズ・リダクション (空間処理および時間処理用 IP コアが利用可能)
  • ピクセル単位の高度なトーンマッピング (Apical 社の特許取得済み Iridix IP コア)
  • 高度なデモザイクおよび色補正

図 2. Apical ISP のブロック図
Block Diagram of Apical's ISP

画像センサー・パイプライン IP 提供の簡素化

インテル、Apical 社、および AltaSens 社のソリューションは、ISP をシンプルなチップセットに低リスクかつ低コストで実装する手段をカメラメーカーに提供します。この独自のソリューションは以下を統合したものです。

  • Cyclone IV E FPGA と、Apical 社の HD WDR フル画像処理 (ISP) パイプライン IP をサポートしたプログラム済みセキュリティ・デバイス
  • AltaSens 社の 1080p60 A3372E3-4T 画像センサー技術

この独自のソリューションは、完全なセンサー・インタフェース・ソリューションを提供することにより、Apical 社の IP へのアクセスを簡素化すると同時にお客様のリスクを軽減します。

このチップセットは、IP と FPGA の調達を一元化することにより、ネットワーク・カメラ・システムの開発を簡素化します。別のベンダーから IP を購入したり、ライセンス料金や NRE (Non-Recurring Engineering) を別途支払ったりする必要がなくなり、チップセット自体の料金のみですみます。

Apical 社の IP のダウンロード、評価ライセンスのオンライン登録、およびチップセット購入前のシステムの評価は、販売代理店がお手伝いいたします。評価後、IP およびライセンスをオンラインで入手し、インテル® Quartus® Prime FPGA 開発ソフトウェアに組み込みます。この既製でありながら柔軟なチップセットは、開発期間を短縮すると同時にカメラデザインの柔軟性を高めます。さらに、FPGA の柔軟性により、独自機能でデバイスをカスタマイズして競合製品との差異化を図ることも可能です。

インテルとインテルのパートナーである Euteucus 社は、コストと消費電力が最も低いながら最高性能を誇る単一 FPGA をベースとしたソリューションをシステムに提供するため、設計されたさまざまなビデオ解析ソリューションを提供しています。

  • 1080p30 高精細 (HD) カメラ内ビデオ解析ソリューション
  • DVR および NVR 向け 4 チャネル標準精細 (SD) ビデオ解析ソリューション

1080p フルHD 対応ビデオ解析

世界初の FPGA ベース 1080p30 HD ビデオ解析ソリューションを使用すれば、低コストの Cyclone® IV FPGA 1個で IP カメラにインテリジェント HD ビデオ解析機能を統合することが可能です。毎秒 30 フレームの高解像度映像を処理できるため、車両台数の計測、駐車場の監視、歩行者の検出、事故の危険性の検知、赤信号違反の検出といった交通監視アプリケーションに最適です。

1080p30 HD ビデオのリアルタイム処理が可能なのは FPGA ベースのソリューションだけです。主な利点は以下のとおりです。

  • 高い検出精度と検出率
  • 優れた画像品質
  • 誤認警報の削減
  • 複数の複雑なイベントを同時に追跡可能

詳しくは、インテルのビデオ解析ソリューションのビデオデモをご覧ください。

1080p30 ビデオ解析テクノロジー

インテルの 1080p30 ビデオ解析テクノロジーは、FPGA ハードウェア固有の並列処理を活用したアルゴリズムを利用して、要求される性能ターゲットを実現します。中核を担うマルチコアビデオ解析エンジン (MVE) は、Eutecus 社が特許を持ち、低コスト FPGA ベースのハードウェア/ソフトウェア実装で効率的に実行できるように最適化された超並列アルゴリズムとマルチコア・アーキテクチャを兼ね備えています (下図参照)。

マルチコア・ビデオ解析エンジンのブロック図

 

DVR および NVR 向け 4 チャネル D1 標準精細ビデオ解析

ソフトウェアのみによる従来のソリューションはストリーム数の増加に従って拡張されないので、コスト効果の高い方法で SD カメラのストリームにビデオ解析を追加することは、解析プロバイダの課題です。従来の解析ソリューションでは、ビデオ・ストリームごとに専用デバイスが必要だったため、コストと消費電力がアプリケーションの限度を超えて増加する場合がありました。

インテルと Eutecus は、図 2 に示されているように、1 台のデバイスで同時に 4 つの D1 (480p30) ビデオチャネルを解析できる世界初の FPGA ベース・ビデオ解析ソリューションを開発しました。このシングル・チップ・ソリューションは、フレームレートを抑えて、4 チャネルから、8 または 16 チャネルのシステムに容易に拡張することもできます。これにより、以下のことが可能になります。

  •  4、8、または 16 本のビデオ・ストリームを単一デバイスで並列解析することにより、コストを削減し、ボード・スペースを縮小
  • ソフトウェアおよび複数デバイスをベースとするソリューションに比べ消費電力を抑制
  • 輸送、都市、産業、政府監視アプリケーションなどのさまざまな市場向けにルールを変更できる柔軟性
  • Cyclone V SoC を使用して、ARM* A9 ハード・プロセッサー・システムが実行するビデオ解析アルゴリズムと画像信号処理パイプラインを組み合わせて完全なワンチップ監視ビデオ解析システムを構築します。
  • MathWorks の Simulink と Embedded Coder を使用して、アルテラ Cyclone V SoC 向け C/C++ コードを生成します。このソリューションは、HDL Coder のインテル® SoC FPGA サポートと組み合わせて使用することにより、シミュレーション、プロトタイピング、検証、および実装にまたがるインテル® SoC FPGA のハードウェア/ソフトウェア・ワークフローに利用できます。詳細については www.mathworks.com/altera-soc をご覧ください。

標準精細ビデオ解析図