ドライブの差異化

モーターおよびドライブ装置は、製造、組み立て、包装、ロボット工学、CNC (コンピューター数値制御)、工作機械、ポンプ、産業用ファンなど、多種多様な産業プロセスに利用されています。これらのモーターによって駆動される装置は、産業用電力消費量の 3 分の 2 以上を占めており、その運転効率は工場の利益に直結します。

インテル® FPGA & SoC による効率的なモーター制御デザイン

インテル® FPGA & SoC を使用してモーター制御とモーター制御システムを設計すると、以下の特長により、設計資産保有の総コストを大幅に削減できます。

  • システム・インテグレーション:1 台のデバイスで、部品数 (BOM) および消費電力の削減と信頼性を実現し、産業用ネットワーク、機能安全、エンコーダーおよび電力ステージ・インターフェイス、および DSP 制御アルゴリズムの課題を解決します。
  • パフォーマンスの拡張性:拡張性の高い単一のプラットフォームを製品ライン全体で使用することができます。より高速かつ高度な制御ループによって性能向上を実現します。
  • 機能安全:機能安全関連の認証取得に必要な時間と労力を削減します。インテルは、自社デバイスおよびツール製品について、EC 機械指令 IEC 61508 安全規格の認証を業界で初めて取得した FPGA サプライヤーです。

図 1. 「ドライブ・オン・チップ」:高性能プロセッサー、モーター制御アルゴリズム、I/O ロジック、産業用イーサネット・プロトコル、およびセーフティー・エレメントを搭載した インテル® MAX® 10 FPGA、Cyclone® V FPGA、または Cyclone® V SoC

図 1 に示す単一のインテル® FPGA プラットフォームをベースとするドライブシステムは、ASIC、ASSP、マイクロコントローラー、および DSP デバイスに基づく従来のモーター制御ドライブ設計とは異なり、ドライブに対する多様な要求に対応する拡張性のあるプラットフォームを提供します。

インテルの柔軟なデザイン・エントリー・メソドロジーは、モーター制御デザインを簡素化します。インテルのモーター制御デザインフローは、エンベデッド・ソフトウェア・エンジニア、システム/インテグレーション・エンジニア、MATLAB*/Simulink* アルゴリズム開発者、および FPGA ハードウェア・エンジニア固有のニーズに柔軟に対応します。ソフトウェア・ベースのデザイン・フローを使用して、インテル® FPGA & SoC に統合された ARM* Cortex* A9 ハード・プロセッサー・システムまたは Nios® ソフト・プロセッサをターゲットにすることが可能です。

MathWorks* 社の Simulink* と Embedded Coder* を使用して、インテル® Cyclone® V SoC 向け C/C++ コードを生成します。このソリューションは、HDL Coder* のインテル® SoC サポートと組み合わせて使用することにより、シミュレーション、プロトタイピング、検証、および実装にまたがるインテル® SoC のハードウェア/ソフトウェア・ワークフローに利用できます。詳細については www.mathworks.com/altera-soc をご覧ください。

インテルのモーター制御開発フレームワークは、インテル® Cyclone® FPGA & SoC 向けの高性能統合ドライブ・オン・チップ・モーター制御デザインの容易な開発を実現します。このフレームワークは、1 個の FPGA によるモーター制御システムの開発をサポートするリファレンス・デザイン、ソフトウェア・ライブラリー、IP (Intellectual Property) コア、およびモーター制御ハードウェア・プラットフォームのポートフォリオで構成されています。

モーター制御開発フレームワークでは、システム・レベル・デザイン・ツールと Nios® II および ARM* エンベデッド・プロセッサー用ソフトウェア開発ツールがシームレスに統合されており、お客様のアプリケーション・ニーズに合わせてモーター制御リファレンス・デザインの拡張やカスタマイズを行うことが可能です。高性能固定/浮動小数点 DSP 機能を搭載し、Nios® II ソフト・プロセッサーをサポートした Cyclone® FPGA は、コスト効果の高い 1 軸および多軸ドライブを 1 個の FPGA に統合するための拡張性と柔軟性に優れたプラットフォームを提供します。

インテルでは、電流、電圧制御ループを含む二相双方向 DC-DC コンバーターのデザイン例を備えた、柔軟な電力変換アルゴリズムを実装するための IP を提供しています。この FPGA IP の開発には、DSP Builder for インテル® FPGA を使用しました。

Block diagram of DC-DC converter DSP Builder model
Voltage, inductor current and load current simulation

図 1. ドライブ・オン・チップ・モーター制御リファレンス・デザイン (多軸)

インテルは、主要モーター制御およびインターフェイス IP と統合された完全な FOC IP サブシステムと、内蔵プロセッサー上で動作するシステム・ソフトウェアを含む 1 軸および多軸ドライブ・オン・チップ・リファレンス・デザイン一式を提供しています。

ドライブ・オン・チップ・リファレンス・デザイン

ドライブ・オン・チップ・リファレンス・デザインは、Cyclone® FPGA & SoC をターゲットとする、完全に統合された 1 軸および多軸モーター制御システム実装一式です。リファレンス・デザイン (図 1) は、主要モーター制御インターフェイス IP (Intellectual Property) と統合された、最大 4 台の永久磁石同期モーター (PMSM) の同時制御用のソフトウェア・コンフィグレーション可能な磁界方向制御 (FOC) アルゴリズムを実装するものです。

モーター制御リファレンス・デザインには、以下の機能が含まれています。

  • デュアル ARM* Cortex*-A9 ハード・プロセッサー・システムまたは Nios® II プロセッサー上で動作し、(モーター位置および速度ループの閉鎖に加えて) 高度な制御およびコンフィグレーションを実行する完全なソフトウェア・システム
  • ソフトウェアによる位置および速度ループを DSP コプロセッサーとしての FPGA による超低レイテンシーの高性能電流制御ループでインターフェイスする、ソフトウェア単独および FPGA アクセラレーションでの FOC 実装
  • 固定小数点精度および浮動小数点精度の実装をサポートする、最適化されたソフトウェア・コンフィグレーション可能 FOC IP サブシステム
  • PWM、シグマ-デルタ ADC インターフェイス/フィルターロジック、位置フィードバック・エンコーダー・インターフェイスなどの主要モーター制御機能を FPGA 内に統合し、すべてソフトウェアで制御
 

モーター制御リファレンス・デザイン

以下のハードウェア・プラットフォームがインテルのモーター制御リファレンス・デザインをサポートしています。

  キットとボードの概要 ベンダー
FPGA ホスト制御ボード インテル® MAX® 10 開発キット  インテル
インテル® Cyclone® V SoC 開発キット インテル
モーター制御電源ボードオプション (HSMC で FPGA 制御ボードに接続) Tandem Motion Power 48 V Board   Terasic
DC-DC コンバーター インテル® MAX® 10 開発キット インテル
classtest

図 3. Tandem Motion Power

The Intel Cyclone V SoC FPGA Development Kit, SoCKit Development Kit from Terasic and the Intel MAX10 FPGA Development Kit support the drive-on-a-chip motor control reference design. Designs running on the FPGA host boards connect to the dual axis Tandem Motion Power 48 V Board over a high-speed mezzanine card (HSMC) interface.

The Tandem Motion Power 48 Board was developed in conjunction with D3 Engineering and is available from Terasic.

The FalconEye motor control development kits are no longer supported by the Drive On Chip motor control reference designs