機能安全認証取得までの期間短縮

インテルは、セーフティ認証プロセスの簡素化と迅速化のために、TÜV Rheinland 社と緊密に協力して、IEC61508 認証済みファンクショナル・セーフティー・データ・パッケージを作成しました。パッケージの内容は以下のとおりです。

  • インテル® FPGA デバイス
  •  診断用およびNios® II プロセッサーのような標準 Intellectual Property(IP)
  • セーフティー・セパレーション・デザイン・フローを含む FPGA デザイン・フロー
  • インテル® Quartus® Prime 開発ソフトウェアなどの開発ツール

TÜV-Rheinland が認証したファンクショナル・セーフティ・デザイン向け FPGA

インテルの認証済みファンクショナル・セーフティー・データ・パッケージはセーフティー・インテグリティー・レベル 3(SIL3)までの設計に対応し、工業用サーボ/インバーター・ドライブ、セーフティー・デバイス、オートメーション・コントローラーなど、セーフティー・クリティカルな産業用アプリケーションの IEC 61508 機能安全設計の開発期間を短縮し、認証リスクを軽減します。セーフティー・セパレーション・デザイン・フローは、デザイン全体の再認証の必要性を抑えながら、アップグレードとバグ修正が直ちに完了する FPGA の利点を機能安全設計でも発揮することができます。当社のお客様は、このパッケージを 産業用およびISO 26262 認証オートモーティブ・アプリケーション、医療機器、および防衛/航空宇宙システムに 2010 年から使用しています。下の図に、2 つの FPGA で実装した代表的なデュアルチャネル SIL3 産業用「セーフ」システムを示します。ファンクショナル・セーフティー・データ・パッケージの型番はIP-ABG-SafetyDP4(サポート期間1 年)、IPR-ABG-SafetyDP4(更新用)です。デザイン例の詳細と入手については、販売代理店にお問い合わせください。

2 つの FPGA で実装した代表的なデュアルチャネル SIL3 産業用「セーフ」システム

  • インテルの認証済み FPGA 開発メソドロジーとツールを使用して IEC 61508 認証取得を目的とするシステムを設計するためのガイドライン
  • Cyclone® V SoC の設計時に、故障率と安全側故障割合(SFF:Safe Failure Fraction)の計算を可能にする FMEDA ツール
  •  FPGA レジスター転送レベル(RTL)コーディング・ガイドラインおよび推奨事項
  • 信頼性レポートを使用してデバイスを認証する方法を示すアプリケーション・ノート『Functional Safety Silicon Integration』
  • インテル® Quartus® Prime 開発ソフトウェアを使用して、IEC 61508 に適合したシステムを FPGA上で開発する方法を示すアプリケーション・ノート『Functional Safety Tools and Tool Flow』
  • FPGA、メモリー、およびクロック信号のインテグリティーをモニターするためのIEC61508規格に準拠した診断用 IP(ソースコード付き)
  • 機能安全認証に必要な FPGA デバイスとシステムの FIT(Failure In Time)レートを正確に計算するための包括的なデータ使用ガイドライン
  • 最新の FPGA デバイス信頼性レポート
  • TÜV Rheinland 社の認定証

FPGA デバイスレベルの認証データは、IEC 61508 または同等の規格に必要なデータと評価を提供しなくても FPGA の柔軟性から恩恵を受けられることを意味します。通常は、お客様は第三者認証機関に提出するためのデバイスおよび開発ツールの安全性を証明するためデータを収集し、文書化する必要がありますが、インテルのファンクショナル・セーフティー・データ・パッケージを使用すれば、お客様によるデバイスやツールの認証の必要はなくなります。すでに使用したインテルのお客様によれば、開始から認証取得までのシステム開発期間を最大 2 年短縮できるとのことです。TÜV -Rhinland社は機能安全関連の認証機関のネットワークで高く評価されている認証機関の 1 つです。

RTL コーディング・ガイドラインを使用すれば、IEC 61508 規格の要件に準拠するのに役立てながらコードの品質と信頼性を改善できます。

機能安全認証のためのデザイン評価はシームレスに行うことができます。インテルが認証した FPGA ベースのデザインフローとメソドロジーに従って付属のチェックリストを利用すれば、高品質のプロジェクト管理と適切なプロジェクト文書の作成が可能です。

ファンクショナル・セーフティーの詳細については、ホワイトペーパー『Developing Functional Safety Systems with TÜV-Qualified FPGAs(PDF)』と『Reducing Steps to Achieve Safety Certification(PDF)』をダウンロードしてください。

セーフティー・セパレーション・デザイン・フローは、デザイン全体を再認証する必要性を抑えながら、アップグレードとバグ修正が直ちに完了する FPGA の利点を機能安全設計でも発揮することができます。このデザインフローは、セーフティー領域での配置配線の結果が以前に認証されたデザインと全く同じであるエビデンスを提供することにより、非セーフティー領域を変更してもセーフティー領域は完全に維持されることを保証します。セーフティー・セパレーション・デザイン・フローの詳細は、アプリケーション・ノート『FPGA-based Safety Separation Design Flow for Rapid IEC 61508 Certification』をダウンロードしてください。それ以外の情報が必要な場合や、サンプルデザインをご利用になる場合は、最寄りの販売代理店にお問い合わせください。

Nios® II ロックステップ・ソリューションは、インテルが開発したもので、認証済み Nios® II プロセッサーの柔軟性を利用して、厳格な安全認証要件を満たしながらソリューションを市場投入することを可能にします。

ロックステップ・ソリューションは、機能安全規格 IEC 61508 および ISO 26262 に完全に準拠した安全関連集積回路の広い診断カバレッジ、セルフチェック、および高度診断機能を提供します。それにより、開発が難しく、性能を低下させる診断ソフトウェア・テスト・ライブラリーの必要性を減らします。

Nios® II ロックステップ・ソリューションのアプリケーションとしては、高度なモーター制御安全機能 (SS1、セーフティー・エンコーダーと連動する SS2 など) や、産業用イーサネット・アプリケーションの機能安全などがあります。

Nios® II IP には合成可能 RTL、安全マニュアル、ユーザーガイド、および直ちに使用可能なテストベンチが含まれます。
詳細は 当社 までお問い合わせください。

Nios® II QKit は、ソフトウェア設計者がセーフティー・アプリケーションに対しおける Nios® II ツールチェーンをの使用可能とするためもので資格を得られるようにし、IEC 61508 の要件を SIL 4 まで、ISO 26262 の要件を ASIL D まで達成可能にする目的で、Validas AG によって開発されました。

Nios® II 環境を使ってシステムを開発する場合、Newlib ライブラリーのパーツをシステムに統合できます。そのため、Nios® II QKit は、ターゲット・ハードウェア上で付属のライブラリー・テスト・ケースを実行することで、Newlib のライブラリー認証認定もサポートします。

インテルの Newlib ライブラリー認証認定キットには次の要素が含まれます。

  • 42,000 種類の関数/同等のクラスで構成され、4,600 ファイルに含まれる 240 万件のテストケース
  • Newlib ライブラリーの 70 種類以上のメイン関数をカバー
  • Newlib ライブラリー向けのテストが完了したことを示すカバレッジレポート
  • ターゲット・ハードウェア上でテストを実行し、ドキュメントを生成するための認定サポートツール
  • V&V レポートおよび TÜV 社の認証認定書
  • 認証認定に関するユーザーガイド
  • ドキュメント・テンプレート

Nios® II Qkit の詳細情報およびアクセスについては、インテル販売代理店にお問い合わせください。

SafeFlex ファンクショナル・セーフティー・リファレンス・ボードと関連リファレンス・デザインは、SIL3 までの IEC 61508 認証と IEC 13849 PLe Cat 4 が要求されるセーフティー・デザインに対するお客様の作業を軽減するために、インテルと NewTec 社が設計しました。ボードには、セーフティー・アプリケーションのリファレンス・デザインと、セーフティー・デザインを完了するために必要な、セーフティー・コンセプトの構築から最終製品までのステップを説明した資料が含まれます。

SafeFlex ボードの詳細と購入については、NewTec 社にお問い合わせください。