FPGA 設計者

FPGA 設計者が任意のハードウェア記述言語 (HDL) (Verilog / VHDL など) を使用して、アクセラレーター機能を開発できるようになりました。プラットフォームを選び、提供されている FPGA インターフェイス・マネージャーを使用して、開発したアクセラレーター機能とインテル® Xeon® プロセッサー上のソフトウェア・フレームワークやアプリケーションをシームレスに統合するだけで、簡単に開発を始めることができます。

高位言語設計者

高度な設計言語 (OpenCL* など) を使用してアクセラレーター機能を開発することができます。プラットフォームを選び、提供されている OpenCL* ボード・サポート・パッケージ (BSP) を使用して、開発したアクセラレーター機能とインテル® Xeon® プロセッサー上のソフトウェア・フレームワークやアプリケーションをシームレスに統合するだけで開始できます。

ソフトウェア開発者

ソフトウェア開発者は Open Programmable Acceleration Engine (OPAE) ソフトウェア・プログラミング・レイヤーを利用して、FPGA ハードウェアに組み込まれたアクセラレーター機能を呼び出すライブラリー、フレームワーク、アプリケーションを開発することができます。

クイックアンサー、既知の問題、エラッタについては、インテル® FPGA サイトのナレッジベースを検索してください。アクセラレーション・スタックのサポートについては、「アクセラレーション」カテゴリーからmySupport サービスリクエストを登録してください。

OpenCL および OpenCL ロゴは、Apple Inc. の商標であり、Khronos の許可を得て使用されています。