インテル® Stratix® 10 SoC: 高い性能と電力効率に優れた処理

インテル® Stratix® 10 SoC は、インテルの 14nm プロセス・テクノロジーで製造され、クアッドコア ARM* Cortex*-A53 MPCore* のハード・プロセッサー・システムと革新的な インテル® HyperFlex™ FPGA アーキテクチャーにより、性能、電力効率、集積度、システム・インテグレーションにおいて類を見ないアドバンテージを提供します。インテル® Stratix® 10 SoC は前世代の高性能 FPGA と比較して、2倍の性能向上最大70%の低消費電力化を実現します。†

HPS アーキテクチャーにはシステム・メモリー・マネージメント・ユニットが新たに搭載され、プロセッサーおよび FPGA 領域全体にわたってハードウェア仮想化が可能になっています。インテル® Stratix® 10 SoC は、ARM* Cortex*-A53 MPCore* プロセッサーによって一方向 (I/O) キャッシュ・コヒーレンシーを実現するキャッシュ・コヒーレンシー・ユニットを追加します。インテル® Stratix® 10 SoC はさらに、最大 10 TFLOPS のハード化された浮動小数点デジタル信号プロセシング (DSP) ブロック、高速エンベデッド・トランシーバー、ハード・メモリー・コントローラー、およびプロトコル IP (Intellectual Property) コントローラーも搭載し、1 個の高集積パッケージにすべてが統合されています。

FPGA と ARM* プロセッサーを統合したことで、インテル® Stratix® 10 SoC は、5G ワイヤレス通信、ソフトウェア無線、防衛アプリケーション向けの安全なコンピューティング、ネットワーク機能仮想化 (NFV)、データセンターのアクセラレーションにとっての理想的なソリューションを提供します。

インテル® Stratix® 10 デバイス デモビデオ

28G トランシーバー

このビデオでは、インテル® Stratix® 10 FPGA の独自のトランシーバー・アーキテクチャーを紹介します。インテルの EMIB テクノロジーにより接続され、バックプレーンで 28 Gbps の動作が可能な H タイル・トランシーバーをご覧ください。

インテル® HyperFlex™ FPGA アーキテクチャー

インテル® Stratix® 10 デバイスのインテル® HyperFlex™ FPGA アーキテクチャーでは、2 倍の fMAX 性能を提供します。このビデオでは、元のデザインと最適化したデザインを並べて比較します。

PCIe* Gen3 - DDR4 間 DMA 転送

インテル® Stratix® 10 デバイスは、PCIe* とメモリー・コントローラーのハード IP ブロックを搭載しています。Avalon* Memory Mapped 機能 + Direct Memory Access (DMA) 機能と組み合わせることで、高性能のリファレンス・デザインを作成できます。

性能におけるブレークスルーを実現


帯域幅の障壁を解消

  • 最大 30 Gbps のデータレートのトランシーバーを最大 144 個搭載することで、ポート数の多いデザインの場合、前世代 FPGA の 4 倍のシリアル・トランシーバー帯域幅を実現
    • 汎用データ・スイッチング・アプリケーション向け 30 Gbps バックプレーン機能
    • 最先端のインターフェイス規格に対応した最大 56 Gbps のチップ間/チップ-モジュール間性能
  • Hybrid Memory Cube のサポートによる 2.5 Tbps を超えるシリアルメモリー帯域幅
  • DDR4 @ 2666 Mbps のサポートによる 2.3 Tbps を超える並列メモリー・インターフェイス帯域幅


運用費 (OpEX) を削減

  • 消費電力当たり性能に最適化されたクアッドコア ARM* Cortex*-A53 プロセッサー
  • インテル® Stratix® 10 FPGA は、プロセス・テクノロジーにおけるインテルのリーダーシップを利用して、消費効率が最も高いテクノロジーを提供
  • 前世代のハイエンド FPGA & SoC に比べて消費電力を最大 70 % 削減
  • 単精度浮動小数点演算において最大 80 FLOPS/W の電力効率

高レベルのシステム・インテグレーション

  • 64 ビット・クアッドコア ARM* Cortex*-A53 により、ハードウェア仮想化、システム管理・監視機能、アクセラレーション・プリプロセシングなどが可能
  • 5.5M ロジックエレメントを搭載した高い集積度を提供するモノリシック FPGA デバイス
  • トランシーバーその他の先進的コンポーネントを統合したヘテロジニアス 3D SiP ソリューション


最も包括的な高性能 FPGA セキュリティ機能を搭載

  • コンフィグレーション・コードの柔軟なアップデートを可能にするセキュア・デバイス・マネージャー (SDM) を搭載
  • 多要素認証
  • PUF (Physically Unclonable Function)


市場投入期間を短縮

  • インテル® Arria® 10 デバイスで開発を開始して、フットプリント互換のインテル® Stratix® 10 デバイスに移行
    • 前世代 SoC とのコード互換性
    • 32 ビット実行モードをサポートする ARM* Cortex*-A53
  • 補完的なインテル® Enpirion® Power SoC により、インテル® Stratix® 10 FPGA & SoC の性能向上、システム消費電力削減、信頼性向上、実装面積縮小、市場投入期間短縮を可能にする完全な検証済みパワー・ソリューションを提供


最適化された FPGA & SoC デザイン・ソフトウェアによって高い設計生産性を実現

  • ARM* Development Studio 5 Intel® SoC FPGA Edition ツールキットを搭載したインテル® FPGA SoC EDS によるヘテロジニアス・デバッグ、プロファイリング、およびチップ全体の可視化
  • 数百万 LE の FPGA デザインに最適化された新エンジン
    • コンパイル時間を最大 1/8 に短縮
    • デザインのイタレーションを大幅に削減
    • デザインをインテル® HyperFlex™ FPGA アーキテクチャーに最適化する Hyper-Aware デザインフロー
  • SoC FPGA で実装しやすいデザイン環境を提供する、インテル® FPGA SDK for OpenCL™ を使用した C 言語ベースのデザイン入力
  • インテル® FPGA SDK for OpenCL™ によるヘテロジニアス C ベースモデリングおよびハードウェア・デザイン

インテル® Stratix® 10 SoC:生産性を向上するデザイン

設計生産性はインテル® Stratix® 10 SoC アーキテクチャーの開発指針の 1 つです。インテル® Stratix 10® SoCは、前世代のSoCとの完全なソフトウェア互換性、ARM* ソフトウェアおよびツールの広範なエコシステム、改善された FPGA および DSP ハードウェア・デザイン・フローなどを提供します。

  • ソフトウェア開発のための ARM* の強力なエコシステム
  • 28nm Cyclone® V および Arria® V SoC と 20nm インテル® Arria® 10 SoC の完全なソフトウェア互換性
  • 以下を特長とする インテル® Quartus® Prime 開発ソフトウェア FPGA デザイン・スイート:
    • Open Computing Language (OpenCL*) コンパイラーによるハイレベル自動デザインフロー
    • DSP Builder for インテル® FPGA によるモデルベース DSP ハードウェア・デザイン
  • 早期のソフトウェア開発および検証機能を提供するインテル® Stratix® 10 SoC バーチャル・プラットフォーム
ファミリー概要
Family Overview Table

OpenCL および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。 

† インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 16.1 アーリーベータ版を使用して、Stratix® V FPGA とインテル® Stratix® 10 FPGA を比較。コア・ファブリック内の分散レジスターに関するインテル® Stratix® 10 FPGA アーキテクチャーの強化を利用するために、Hyper-Retiming、Hyper-Pipelining、Hyper-Optimization の 3 ステップの最適化プロセスを使用して Stratix® V FPGA デザインの最適化を行いました。デザインの分析には、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの Fast Forward Compile 性能調査ツールを使用しました。詳細については、インテル® HyperFlex™ FPGA アーキテクチャーの概要に関するホワイトペーパー https://www.altera.co.jp/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf (英語) を参照してください。実際にユーザーが達成できる性能は、適用されるデザイン最適化のレベルによって異なります。テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/benchmarks/ (英語) を参照してください。