Stratix 10 SoC:業界最高性能の SoC FPGA

Stratix® 10 SoC は、業界をリードするアルテラの第3世代 SoC FPGA ファミリです。インテルの 14nm プロセス・テクノロジで製造され、クアッドコア ARM® Cortexアッドコアテベースのハード・プロセッサ・システムと革新的な HyperFlex™ テクノロジ FPGA ファブリックの搭載により、業界最高の性能と電力効率を実現しています。

HPS アーキテクチャにはシステム・メモリ・マネージメント・ユニットが新たに搭載され、プロセッサおよび FPGA 領域全体にわたってハードウェア仮想化が可能になっています。さらに、最大 10 TFLOPS のハード化された浮動小数点 DSP ブロック、高速エンベデッド・トランシーバ、ハード・メモリ・コントローラ、およびプロトコル IP (Intellectual Property) コントローラも搭載し、1 個の高集積パッケージにすべて統合しています。

アルテラ SoC 機能比較

機能 Arria V SoC Arria 10 SoC Stratix 10 SoC
プロセス・テクノロジ 28 nm TSMC 20 nm TSMC 14 nm Intel
プロセッサ Dual-core ARM Cortex-A9 MPCore Dual-core ARM Cortex-A9 MPCore Quad-core ARM Cortex-A53 MP Core
プロセッサ性能 1.05 GHz 1.5 GHz 1.5 GHz
ロジック・コア性能 300 MHz ~500 MHz 1 GHz
消費電力 100% 60% 30%
ロジックの集積度範囲 350 – 462K logic element (LE) 160 – 660K LE 500 KLE - 5.5 MLE
エンベデッド・メモリ 23 Mb 39 Mb 229 Mb
18x19 マルチプライヤ 2,136 3,356 10,222
最大トランシーバ数 30 48 96
最大トランシーバ・データ・レート  (チップ間) 10 Gbps 17.4 Gbps 30 Gbps
サポートするメモリ・デバイス (1) DDR3 SDRAM @ 533 MHz

DDR4 SDRAM @ 1,200 MHz

DDR3 SDRAM @ 1066 MHz

LPDDR3 @ 800 MHz
RLDRAM 3 @ 1200 MHz

QDR IV SRAM @ 1066 MHz 

QDR II+ SRAM @ 633 MHz

Hybrid Memory Cube

DDR4 SDRAM @ 1,333 MHz

DDR3 SDRAM @ 1066 MHz
LPDDR3 @ 800 MHz
RLDRAM 3 @ 1200 MHz

QDR IV SRAM @ 1066 MHz

QDR II+ SRAM @ 633 MHz

Hybrid Memory Cube

ハード・プロトコル IP 2 EMACs
PCI Express® (PCIe®) Gen2 x8
 

3 EMACs
PCI Express Gen3 X 8
10/40G BaseKR- forward error correction (FEC)
Interlaken physical coding sublayer (PCS)
 

3 EMACs
PCI Express Gen3 X 8
10/40G BaseKR- forward error correction (FEC)
Interlaken physical coding sublayer (PCS)
セキュリティ Advanced Encryption Standard (AES)

AES encryption

Authentication based on Elliptic Curve Digital Signature Algorithm (ECDSA)

Public key infrastructure with layered hierarchy for root of trust

Anti-tamper enhancements

Secure Device Manager providing all Arria 10 SoC Security Features.  NEED LINK to white paper

性能におけるブレークスルーを実現する業界最高性能の FPGA & SoC


帯域幅の障壁を解消

  • 最大 30 Gbps のデータ・レートのトランシーバを最大 144 個搭載することで、ポート数の多いデザインの場合、前世代 FPGA の 4 倍のシリアル・トランシーバ帯域幅を実現
    • 汎用データ・スイッチング・アプリケーション向け 30 Gbps バックプレーン機能
    • 最先端のインタフェース規格に対応した最大 56 Gbps のチップ間/チップ-モジュール間性能
  • Hybrid Memory Cube のサポートによる 2.5 Tbps を超えるシリアル・メモリ帯域幅
  • DDR4 @ 2666 Mbps のサポートによる 2.3 Tbps を超える並列メモリ・インタフェース帯域幅


運用費 (OpEX) を削減

  • ワットあたりの性能に最適化されたクアッドコア ARM Cortex-A53 プロセッサ
  • Stratix 10 FPGA は、プロセス・テクノロジにおけるインテルのリーダーシップを利用して、消費効率が最も高いテクノロジを提供
    • 前世代のハイエンド FPGA & SoC に比べて消費電力を最大 70 % 削減
    • 単精度浮動小数点演算において最大 80 FLOPS/W の電力効率


最高レベルのシステム・インテグレーション

  • 64 ビット・クアッドコア ARM Cortex-A53 により、ハードウェア仮想化、システム管理・監視機能、アクセラレーション・プリプロセッシングなどが可能
  • 5.5M ロジック・エレメントを搭載した業界最高集積度のモノリシック FPGA デバイス
  • トランシーバその他の先進的コンポーネントを統合したヘテロジニアス 3D SiP ソリューション


最も包括的な高性能 FPGA セキュリティ機能を搭載

  • コンフィギュレーション・コードの柔軟なアップデートを可能にするセキュア・デバイス・マネージャ (SDM) を搭載
  • 多要素認証
  • PUF (Physically Unclonable Function)


市場投入期間を短縮

  • Arria 10 デバイスで開発を開始して、フットプリント互換の Stratix 10 デバイスに移行
    • 前世代のアルテラ SoC とのコード互換性
    • 32ビット実行モードをサポートする Cortex-A53
  • 補完的な Enpirion Power SoC により、Stratix 10 FPGA & SoC の性能向上、システム消費電力削減、信頼性向上、実装面積縮小、市場投入期間短縮を可能にする完全な検証済みパワー・ソリューションを提供


最適化された FPGA & SoC デザイン・ソフトウェアによって高い設計生産性を実現

  • ARM Development Suite™ (DS-5™) Altera Edition ツールキットを搭載したアルテラ SoC EDS によるヘテロジニアス・デバッグ、プロファイリング、およびチップ全体の可視化
  • 数百万 LE の FPGA デザインに最適化された新しい Spectra-Qた新エンジン
    • コンパイル時間を最大 1/8 に短縮
    • デザインのイタレーションを大幅に削減
    • デザインを HyperFlex アーキテクチャに最適化する Hyper-Aware デザイン・フロー
  • FPGA で実装しやすいデザイン環境を提供する、アルテラ SDK for OpenCL™ を使用した C ベースのデザイン入力
  • アルテラ SDK for OpenCL によるヘテロジニアス C ベース・モデリングおよびハードウェア・デザイン

Stratix 10 SoC - 生産性を向上するデザイン

設計生産性は Stratix 10 SoC アーキテクチャの開発指針の 1 つです。Stratix 10 SoC は、前世代の SoC との完全なソフトウェア互換性、ARM ソフトウェアおよびツールの広範なエコシステム、改善された FPGA および DSP ハードウェア・デザイン・フローなどを提供します。

  • ソフトウェア開発のための ARM の強力なエコシステム
  • 28nm Cyclone® V および Arria® V SoC と 20nm Arria 10 SoC の完全なソフトウェア互換性
  • 以下を特長とする Quartus® Prime FPGA デザイン・スイート:
    • アルテラの OpenCLー コンパイラによるハイレベル自動デザイン・フロー
    • アルテラ DSP Builder によるモデル・ベース DSP ハードウェア・デザイン
ファミリ概要
Family Overview Table

関連リンク