インテルの14nm FinFET プロセス・テクノロジーで製造されるインテル® Stratix® 10 SoC は、クアッドコア ARM* Cortex*–A53 プロセッサー・クラスターをベースとするインテルの第 3 世代ハード・プロセッサー・システム (HPS) を搭載しています。しかも、ハード・プロセッサー・システムは豊富なペリフェラル機能を備えており、革新的な HyperFlex™ アーキテクチャーと相まって業界最高性能の SoC FPGA 製品ファミリーを実現しています。

インテル® Stratix® 10 SoC のブロック図

Notes:

  1. DMA (Direct Memory Access) 搭載
  2. 統合されたECC (誤り訂正符号) 機能
  3. ハード・メモリー・コントローラーへのマルチポート・フロント・エンド・インターフェイス

HPS: Quad ARM Cortex-A53 Hard Processor System
SDM: Secure Device Manager
EMIB: Embedded Multi-Die Interconnect Bridge

インテル® Stratix® 10 SoC 機能の概要

インテル® Stratix® 10 SoC FPGA の ハード・プロセッサー・システム (HPS) 機能については下表をご覧ください。HPS のすべての機能は、すべての SoC デバイスファミリーに共通です。

インテル® Stratix® 10 のハード・プロセッサー・システム (HPS) の機能

機能

説明

プロセッサー

最大 1.5GHz のクアッドコア ARM* Cortex*-A53 プロセッサー

コプロセッサー

単精度および倍精度のベクトル浮動小数点ユニット (VFPU)、各プロセッサーに ARM* Neon™ メディア処理エンジンを搭載

レベル 1 キャッシュ

32 KB L1 命令キャッシュ (パリティー付き)、32 KB L1 データキャッシュ (ECC対応)

レベル 2 キャッシュ

1MB 共有 L2 キャッシュ (ECC 対応)

オンチップメモリー

256KB オンチップ RAM

システム・メモリー・マネージメント・ユニット

システム・メモリー・マネージメント・ユニットにより、統合メモリーモデルを実現し、FPGA ファブリックに実装されたペリフェラルまでハードウェア仮想化が可能

キャッシュ・コヒーレンシー・ユニット

CCU マスターによる Cortex*-A53 MPCore* CPU のコヒーレント・メモリーの確認を可能にする単一方向 (I/O) コヒーレンシーを提供

DMA コントローラー

8 チャネル DMA

イーサネット・メディア・アクセス・コントローラー (EMAC)

3 個 の DMA 内蔵 10/100/1000 EMAC

USB On-The-Go (OTG) コントローラー

2 個の DMA 内蔵 USB OTG

UART コントローラー

2 個の 16550 互換 UART

シリアル・ペリフェラル・インターフェイス (SPI) コントローラー

4 個の SPI

I2C コントローラー

5 個の I2C

QSPI フラッシュ・コントローラー

1 個の SIO、DIO、QIO SPI フラッシュをサポート

SD/SDIO/MMC コントローラー

1 個の DMA および CE-ATA サポート eMMC 4.5

NAND フラッシュ・コントローラー

1 個の ONFI 1.0 以降、8/16 ビットサポート

汎用 I/O (GPIO)

最大 48 個のソフトウェア・プログラマブル GPIO

タイマー

4 個の汎用タイマー、4 個のウォッチドッグ・タイマー

システム・マネージャー メモリーマッピングされたコントロールおよびステータスレジスターと、システムレベルのファンクションや他の HPS モジュールを制御するロジックを含みます。
リセット・マネージャー HPS および FPGA ファブリックのソースや、モジュール・リセット・コントロール・レジスターに書き込みを行うソフトウェアからのリセット要求に基づき信号をリセットします。
クロック・マネージャー HPS で生成されるすべてのクロックをコンフィグレーションするソフトウェア・プログラマブル・クロック・コントロールを実現します。

インテル® Stratix® 10 SX 機能の概要

パート # デバイス名 10SX050 10SX065 10SX085 10SX110 10SX165 10SX210 10SX250 10SX280 10SX450 10SX550
Stratix 10 製品ライン SX 500 SX 650 SX 850 SX 1100 SX 1650 SX 2100 SX 2500 SX 2800 SX 4500 SX 5500
等価 LE 数1 484,000 646,000 841,000 1,092,000 1,624,000 2,005,000 2,422,000 2,753,000 4,463,000 5,510,000

アダプティブ・ロジック・モジュール数 (ALM)

164,160 218,880 284,962 370,080 550,541 679,680 821,146 933,120 1,512,821 1,867,680
レジスター数 656,640 875,520 1,139,848 1,480,320 2,202,164 2,718,720 3,284,584 3,732,480 6,051,284 7,470,720

GXT 全二重トランシーバー数 (30 Gbps)

16 16 32 32 64 64 96 96 48 48

GX 全二重トランシーバー数 (17.4 Gbps)

8 8 16 16 32 32 48 48 24 24

最大トランシーバー数

24 24 48 48 96 96 144 144 72 72
M20K メモリーブロック数 2,196 2,583 3,741 4,401 5,526 6,501 9,963 11,721 7,033 7,033
M20K メモリー (Mb) 43 50 73 86 108 127 195 229 137 137
MLAB メモリー (Mb) 3 3 4 6 8 11 13 15 23 29

可変精度 DSP ブロック数

1,152 1,440 2,016 2,520 2,995 3,744 4,608 5,760 1,980 1,980
18 x 19 乗算器数 2,304 2,880 4,032 5,040 5,990 7,488 9,216 11,520 3,960 3,960
固定小数点性能 (TMACS)2 4.6 5.8 8.1 10.1 12.0 15.0 18.4 23.0 7.9 7.9
単精度浮動小数点性能 (TFLOPS)3 1.8 2.3 3.2 4.0 4.8 6.0 7.4 9.2 3.2 3.2
最大ユーザー I/O ピン数 488 488 736 736 704 704 1160 1160 1640 1640
PCIe* ハード IP ブロック数 (Gen3) 1 1 2 2 4 4 6 6 3 3
セキュア・デバイス・マネージャー
 
AES-256/SHA-256 bitsream encryption/authentication, physically unclonable function (PUF), ECDSA 256/384 boot code authentication, side channel attack protection
ハード・プロセッサー・システム4 Quad-core 64 bit ARM* Cortex*-A53 up to 1.5 GHz with 32 KB I/D cache, NEONTM coprocessor, 1 MB L2 cache, direct memory access (DMA), system memory management unit, cache coherency unit, hard memory controllers, USB 2.0 x2, 1G EMAC x3, UART x2, SPI x4, I2C x5, general-purpose timers x4, watchdog timer x4
Notes:

インテル® Stratix® 10 SoC (SX) デバイスは HPS 機能セットを搭載しています。

Stratix® 10 SX のパッケージ・オプションおよび I/O ピン (汎用 I/O ピン、高電圧 I/O ピン、LVDS ペア、トランシーバー)

パート #
レファレンス
10SX050

10SX065 10SX085 10SX110 10SX165

10SX210 10SX250 10SX280 10SX450 10SX550
Stratix 10 製品ライン SX 500 SX 650 SX 850 SX 1100 SX 1650 SX 2100 SX 2500 SX 2800 SX 4500 SX 5500

F1152 pin

35mm

344, 8,

172, 24

344, 8,

172, 24

- - - - - - - -

F1760 pin

42.5mm

488, 8,

240, 24

488, 8,

240, 24

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

- -

F2112 pin

47.5mm

- -

736, 16,

360, 48

736, 16,

360, 48

- - - - - -

F2112 pin

47.5mm

- - - -

648, 24,

312, 72

648, 24,

312, 72

648, 24,

312, 72

648, 24,

312, 72

- -

F2112 pin

47.5mm

- - - -

464, 32,

216, 96

464, 32,

216, 96

- - - -

F2112 pin

47.5mm

- - - - -

-

- -

648,24,

312, 72

648,24,

312, 72

F2397 pin

50mm

- - - - -  

1160, 8,

576, 16

1160, 8,

576, 16

1256, 8,

624, 16

1256, 8,

624, 16

F2397 pin

50mm

- - - -

704, 32,

336, 96

704, 32,

336, 96

704, 32,

336, 96

704, 32,

336, 96

- -

F2597 pin

52.5mm

- - - - - -

432, 48,

216, 144

432, 48,

216, 144

- -

F2597 pin

55mm

- - - - - - - -

1640, 8,

816, 16

1640, 8,

816, 16

Notes:
  1. すべてのデータは、暫定のもので、変更となる可能性があります。
  2. 固定小数点性能 (TMACS) は、プリアダーの使用を前提としています。
  3. 数字は GPIO 数、高電圧 I/O 数、LVDS 数、およびトランシーバ数を示しています。

バーティカル・マイグレーションのサポートと注文コード情報が記載された Stratix® 10 FPGA ファミリー・パッケージ・プランについては、インテル® FPGA 製品カタログ をご覧ください。