インテルの14nm FinFET プロセス・テクノロジーで製造されるインテル® Stratix® 10 SoC は、クアッドコア ARM* Cortex*–A53 プロセッサー・クラスターをベースとするインテルの第 3 世代ハード・プロセッサー・システム (HPS) を搭載しています。しかも、ハード・プロセッサー・システムは豊富なペリフェラル機能を備えており、革新的な インテル® HyperFlex™ FPGA アーキテクチャーと相まって業界最高性能の SoC FPGA 製品ファミリーを実現しています。

インテル® Stratix® 10 SoC ブロック図

Notes:

  1. DMA (Direct Memory Access) 搭載
  2. 統合されたECC (誤り訂正符号) 機能
  3. ハード・メモリー・コントローラーへのマルチポート・フロント・エンド・インターフェイス

HPS: Quad ARM* Cortex*-A53 Hard Processor System
SDM: Secure Device Manager
EMIB: Embedded Multi-Die Interconnect Bridge

インテル® Stratix® 10 SoC 機能の概要

インテル® Stratix® 10 SoC FPGA の ハード・プロセッサー・システム (HPS) 機能については下表をご覧ください。HPS のすべての機能は、すべての SoC デバイスファミリーに共通です。

インテル® Stratix® 10 のハード・プロセッサー・システム (HPS) の機能

機能

説明

プロセッサー

最大 1.5GHz のクアッドコア ARM* Cortex*-A53 プロセッサー

コプロセッサー

単精度および倍精度のベクトル浮動小数点ユニット (VFPU)、各プロセッサーに ARM* Neon™ メディア処理エンジンを搭載

レベル 1 キャッシュ

32 KB L1 命令キャッシュ (パリティー付き)、32 KB L1 データキャッシュ (ECC対応)

レベル 2 キャッシュ

1MB 共有 L2 キャッシュ (ECC 対応)

オンチップメモリー

256KB オンチップ RAM

システム・メモリー・マネージメント・ユニット

システム・メモリー・マネージメント・ユニットにより、統合メモリーモデルを実現し、FPGA ファブリックに実装されたペリフェラルまでハードウェア仮想化が可能

キャッシュ・コヒーレンシー・ユニット

CCU マスターによる Cortex*-A53 MPCore* CPU のコヒーレント・メモリーの確認を可能にする単一方向 (I/O) コヒーレンシーを提供

DMA コントローラー

8 チャネル DMA

イーサネット・メディア・アクセス・コントローラー (EMAC)

3 個 の DMA 内蔵 10/100/1000 EMAC

USB On-The-Go (OTG) コントローラー

2 個の DMA 内蔵 USB OTG

UART コントローラー

2 個の 16550 互換 UART

シリアル・ペリフェラル・インターフェイス (SPI) コントローラー

4 個の SPI

I2C コントローラー

5 個の I2C

SD/SDIO/MMC コントローラー

1 個の DMA および CE-ATA サポート eMMC 4.5

NAND フラッシュ・コントローラー

1 個の ONFI 1.0 以降、8/16 ビットサポート

汎用 I/O (GPIO)

最大 48 個のソフトウェア・プログラマブル GPIO

タイマー

4 個の汎用タイマー、4 個のウォッチドッグ・タイマー

システム・マネージャー メモリーマッピングされたコントロールおよびステータスレジスターと、システムレベルのファンクションや他の HPS モジュールを制御するロジックを含みます。
リセット・マネージャー HPS および FPGA ファブリックのソースや、モジュール・リセット・コントロール・レジスターに書き込みを行うソフトウェアからのリセット要求に基づき信号をリセットします。
クロック・マネージャー HPS で生成されるすべてのクロックをコンフィグレーションするソフトウェア・プログラマブル・クロック・コントロールを実現します。

インテル® Stratix® 10 SX ファミリーの一覧

インテル® Stratix® 10 デバイスファミリー一覧 (PDF) をダウンロード
 
パーツナンバー/デバイス名

1SG040

1SX040

1SG065

1SX065

1SG085

1SX085

1SG110

1SX110

1SG165

1SX165

1SG210

1SX210

1SG250

1SX250

1SG280

1SX280

1SG450

1SX450

1SG550 

1SX550

インテル® Stratix® 10 製品ライン

GX 400

SX 400

GX 650

SX 650

GX 850

SX 850

GX 1100

SX 1100

GX 1650

SX 1650

GX 2100

SX 2100

GX 2500

SX 2500

GX 2800

SX 2800

GX 4500

SX 4500

GX 5500

SX 5500

等価LE 数1 378,000 612,000 841,000 1,092,000 1,624,000 2,005,000 2,422,000 2,753,000 4,463,000 5,510,000

アダプティブ・ロジック・モジュール
(ALM)

128,160 207,360 284,960 370,080 550,540 679,680 821,150 933,120 1,512,820 1,867,680
ALM レジスター数 512,640 829,440 1,139,840 1,480,320 2,202,160 2,718,720 3,284,600 3,732,480 6,051,280 7,470,720
Hyper-Register 数  数百万個の Hyper-Register をモノリシック FPGA ファブリック全体に分散配置
合成可能クロックツリー数 数百個の合成可能クロックツリー

最大トランシーバー数

24 48 48 48 96 96 96 96 24 24

GXT 全二重
トランシーバー数
(30 Gbps)

16 32 32 32 64 64 64 64 16 16

GX全二重

トランシーバー数
(17.4 Gbps)

8 16 16 16 32 32 32 32 8 8
M20K
メモリーブロック数
1,537 2,489 3,477 4,401 5,851 6,501 9,963 11,721 7,033 7,033
M20K メモリー (Mb) 30 49 68 86 114 127 195 229 137 137
MLAB メモリー (Mb) 2 3 4 6 8 11 13 15 23 29

可変精度DSP

ブロック数

648 1,152 2,016 2,520 3,145 3,744 5,011 5,760 1,980 1,980
18x19
乗算器数
1,296 2,304 4,032 5,040 6,290 7,488 10,022 11,520 3,960 3,960
固定小数点性能(TMACS)2 2.6 4.6 8.1 10.1 12.6 15.0 20.0 23.0 7.9 7.9
単精度浮動小数点性能(TFLOPS)3 1.0 1.8 3.2 4.0 5.0 6.0 8.0 9.2 3.2 3.2
最大ユーザー I/O
ピン数
392 400 736 736 704 704 1,160 1,160 1,640 1,640
PCIe*
ハード IP ブロック数(Gen3)
1 2 2 2 4 4 4 4 1 1
セキュア・デバイス・マネージャー数 AES-256/SHA-256 ビットストリーム暗号化/ 認証、PUF(physically unclonable function)、ECDSA 256/384 ブートコード認証、サイドチャネル攻撃保護
ハード・プロセッサー・システム数4 32 KB I/D キャッシュで1.5 GHz までのクアッドコア 64 ビット ARM* Cortex*–A53 、NEON* コプロセッサー、1 MB L2 キャッシュ、ダイレクト・メモリー・アクセス (DMA)、システム・メモリー・マネージメント・ユニット、 キャッシュ・コヒーレンシー・ユニット、ハード・メモリー・コントローラー、USB 2.0 x2、1G EMAC x3、UART x2、SPI x4、I2C x5、汎用タイマー x7、ウォッチドッグ・タイマー x4
Notes:

すべてのインテル® Stratix® 10 SoC (SX) デバイスはフルセットのHPS機能を搭載しています。

インテル® Stratix® 10 GX/SX のパッケージ・オプションおよび I/O ピン

インテル® Stratix® 10 GX/SX パッケージ表 (PDF) のダウンロード1,2
 
パーツナンバー

1SG040

1SX040

1SG065

1SX065

1SG085

1SX085

1SG110

1SX110

1SG165

1SX165

1SG210

1SX210

1SG250

1SX250

1SG280

1SX280

1SG450

1SX450

1SG550

1SX550

インテル® Stratix® 10 製品ライン

GX 400

SX 400

GX 650

SX 650

GX 850

SX 850

GX 1100

SX 1100

GX 1650

SX 1650

GX 2100

SX 2100

GX 2500

SX 2500

GX 2800

SX 2800

GX 4500

SX 4500

GX 5500

SX 5500

F1152 ピン

35 mm x 35 mm,

1.0 mm ピッチ

392, 8,

192, 24

392, 8,

192, 24

- - - - - - - -

F1760C ピン

42.5 mm x 42.5 mm,

1.0 mm ピッチ

-

400, 16,

192, 48

-

-

-

-

-

-

- -

F1760A ピン

42.5 mm x 42.5 mm,

1.0 mm ピッチ

- -

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

688, 16,

336, 48

- -

F2112 ピン

47.5 mm x 47.5 mm,

1.0 mm ピッチ

- -

736, 16,

360, 48

736, 16,

360, 48

-

-

-

-

- -

F2397 ピン

50 mm x 50 mm,

1.0 mm ピッチ

- - - -

704, 32,

336, 96

704, 32,

336, 96

704, 32,

336, 96

704, 32,

336, 96

- -

F2597 ピン

55 mm x 55 mm,

1.0 mm ピッチ 

- - - - - -

1160,8,

576,24

1160,8,

576, 24

1640, 8,

816, 24

1640, 8,

816, 24

Notes:
  1. 高電圧 I/O ピンは、3.0V および 2.5V のインターフェイスに使用されます。
  2. 一部の インテル® Arria® 10 デバイスは、インテル® Stratix® 10 デバイスへのピン・マイグレーションが可能です。詳細は、弊社販売代理店までお問い合わせください。
  3. 暫定情報であり、変更となる可能性があります。

バーティカル・マイグレーションのサポートが記載された インテル® Stratix® 10 FPGA & SoC ファミリー・パッケージ・プランについては、PDF 版の インテル® Stratix® 10 デバイスファミリー一覧 をダウンロードしてご覧ください。