TSMC の 20nm プロセス・テクノロジーをベースにした インテル® Arria® 10 SoC は、デュアルコア ARM* Cortex*-A9 MPCore* や豊富な機能を備えたハード・プロセッサー・システム (HPS)、業界をリードするプログラマブル・ロジック・テクノロジーを兼ね備えています。

Arria® 10 SoC はプロセッサーに加え、エンベデッド・ペリフェラル、ハード浮動小数点可変精度デジタル信号処理 (DSP) ブロック、高速トランシーバー、ハード・メモリー・コントローラー、Elliptic Curve Digital Signature Algorithm (ECDSA) と高度暗号化規格 (AES) を用いたセキュアブート機能、およびプロトコル IP (Intellectual Property) コントローラーといった豊富な機能セットをすべて単一の高集積パッケージに搭載しています。

Arria® 10 SoC ブロック図

Arria® 10 SoC 機能の概要

下表に、Arria® 10 SoC FPGA ファミリーの概要とパッケージの種類を示します。HPS はファミリーのすべてのデバイスに共通です。

表 1:Arria® 10 SoC ハード・プロセッサー・システムの機能

機能 説明
中央処理装置 (CPU) コア ARM* CoreSight* デバッグおよびトレース・テクノロジー搭載のデュアルコア ARM* Cortex*-A9 MPCore* プロセッサー・ユニット
コプロセッサー 単精度および倍精度のベクトル浮動小数点ユニット (VFPU)、スヌープ制御ユニット (SCU) ごとの ARM* Neon* メディア処理エンジン、アクセラレーター・コヒーレンシー・ポート (ACP)
レイヤー 1 キャッシュ 32KB L1 命令キャッシュ、32KB L1 データキャッシュ
レイヤー 2 キャッシュ 512KB 共有 L2 キャッシュ
スクラッチパッドRAM 256KB 
HPS DDR メモリー DDR4、DDR3 (ECC : 64bit まで)
DMA コントローラー 8 チャネル DMA
イーサネット・メディア・アクセス・コントローラー (EMAC) 3 個 の DMA 内蔵 10/100/1000 EMAC
USB On-The-Go (OTG) コントローラー 2 個の DMA 内蔵 USB OTG
UART コントローラー 2 個の 16550 互換 UART
シリアル・ペリフェラル・インターフェイス (SPI) コントローラー 4 個の SPI
I2C コントローラー 5 個の I2C
QSPI フラッシュ・コントローラー 1 個の SIO、DIO、QIO SPI フラッシュをサポート
SD/SDIO/MMC コントローラー 1 個の DMA および CE-ATA サポート eMMC 4.5
NAND フラッシュ・コントローラー 1 個の ONFI 1.0 以降、8/16 ビット・サポート
汎用 I/O (GPIO) 最大 62 個のソフトウェア・プログラマブル GPIO
タイマー 7 個の汎用タイマー、4 個のウォッチドッグ・タイマー
セキュリティー セキュアブート、AES (高度暗号化規格) および ECDSA (Elliptic Curve Digital Signature Algorithm)

表 2:Arria® 10 SoC ファミリープラン

デバイス 10AS016 10AS022 10AS027 10AS032 10AS048 10AS057 10AS660
Arria® 10 製品ライン SX 160 SX 220 SX 270 SX 320 SX 480 SX 570 SX 660

ロジックエレメント (KLE)

160

220

270

320

480

570

660

アダプティブ・ロジック・モジュール (ALM)

61,510

83,730

101,620

118,730

181,720

217,080

250,450

レジスター

246,040

334,920

406,480

474,920

727,160

868,320

1,002,160

M20K メモリーブロック数

440

588

750

891

1,438

1,800

2,133

M20K M ビット数 (Mb)

9

11

15

17

28

35

42

MLAB 数

1,680

2,227

3,968

4,673

7,137

8,241

9,345

MLAB M ビット数 (Mb)

1.0

1.8

2.4

2.8

4.3

5.0

5.7

可変精度 DSP ブロック

156

191

830

985

1,368

1,523

1,688

18 x 19乗算器

312

384

1,660

1,970

2,736

3,046

3,376

ピーク性能 (GMACS)

343

420

1,826

2,167

3,010

3,351

3,714

単精度浮動小数点乗算器

156

191

830

985

1,368

1,523

1,688

単精度浮動小数点 加算器

156

191

830

985

1,368

1,523

1,688

ピーク浮動小数点演算性能 (GFLOPS)

140

172

747

887

1,231

1,371

1,519

最大 GPIO

288

288

384

384

492

696

696

最大トランシーバー (17.4G)

12

12

24

24

36

48

48

fPLL

6

6

8

8

12

16

16

I/O PLL

6

6

8

8

12

16

16

PCIe* Gen3 ハード IP ブロック

1

1

2

2

2

2

2

ハード・メモリー・コントローラー (1)

DDR4 / DDR3 / DDR2/ LPDDR3 / LPDDR2 / RLDRAM 3/ RLDRAMII / QDR IV / QDR II+ / QDR II SRAM のサポート。プロセッサー・メモリー用 DDR4/DDR3/LPDDR3 のサポート

表 3:Arria® 10 SoC スモール・フォーム・ファクター・パッケージ

デバイス
U19 (U484)
(19x19 mm2)
F27 (F672)
(27x27 mm2)
F29 (F780)
(29x29 mm2)
  GPIO 3 V I/O LVDS XCVR GPIO 3 V I/O LVDS XCVR GPIO 3 V I/O LVDS XCVR

10AS016

192 48 72 6 240 48 96 12 288 48 120 12

10AS022

192 48 72 6 240 48 96 12 288 48 120 12

10AS027

- - - - 240 48 96 12 360 48 156 12

10AS032

- - - - 240 48 96 12 360 48 156 12

10AS048

-

-

-

-

-

-

-

-

360

48

156

12

表 4:Arria® 10 SoC I/O とトランシーバー (XCVR) 最適化されたパッケージ

  GPIO 3 V I/O LVDS XCVR GPIO 3 V I/O LVDS XCVR GPIO 3 V I/O LVDS XCVR GPIO 3 V I/O LVDS XCVR
デバイス F34
(35x35 mm2)
(H = 24 XCVR)
F35
(35x35 mm2)
(K = 36 XCVR)
F40
(40x40 mm2)
(N = 48 XCVR)

F40
(40x40 mm2)
(K = 36 XCVR)

10AS027

384

48

168

24

384

48

168

24

-

-

-

-

-

-

-

-

10AS032

384

48

168

24

384

48

168

24

-

-

-

-

-

-

-

-

10AS048

492

48

222

24

396

48

174

36

-

-

-

-

-

-

-

-

10AS057

492

48

222

24

396

48

174

36

588

48

270

48

648

96

324

36

10AS066

492

48

222

24

396

48

174

36

588

48

270

48

648

96

324

36

注:

  1. すべてのパッケージは、1.0 mm ピッチのボール・グリッド・アレイです。(0.8 mm ピッチの U19 [U484] を除く)
  2. 3.3 V および 2.5 V インターフェースには、高電圧 I/O ピンが使われています。
  3. それぞれのペアの LVDS は、差動入力および差動出力として構成できます。
  4. 高電圧 I/O ピンおよび LVDS には、汎用 I/O 数が含まれ、トランシーバーは別にカウントされます。
  5. 36 個の XCVR (K パッケージ) を搭載した F40 パッケージは、72 ビットの HPS DDR メモリーをサポートしています。その他のパッケージは、いずれも 40 ビットの HPS DDR メモリを提供しています。

Arria® 10 SoC について詳しくは、 Arria® 10 FPGA 資料のページ をご覧ください。