インテル® Stratix® 10 MX FPGA

最大 10 倍の帯域幅を提供するHBM2 メモリーを搭載した初のFPGA1

2020 年までにデータセンターのトラフィックは 1 ZB2、相互接続されたデバイスは 500 億台3、8K ビデオ放送4、ネットワーキング・システムは 400 G5 に到達するでしょう。そこで、こうした将来的に増大するトラフィックと、それに伴う課題を解決するためのソリューションが必要になります。DRAM システム・イン・パッケージ (SiP) を特長とするインテル® Stratix® 10 MX デバイスは、以下を実現します。

インテル® Stratix® 10 MX デバイスは、メモリー帯域幅の課題に対処し、ハイパフォーマンス・コンピューティング (HPC)、ネットワーク機能仮想化 (NFV)、データセンター、クラウド・コンピューティング領域の最も要求の厳しいアプリケーションを実現します。

ホワイトペーパー: メモリー帯域幅の課題を解決する インテル® Stratix® 10 MX デバイスの実力

インテル® Stratix® 10 MX デバイスは、インテル® Stratix® 10 FPGA & SoC のプログラマビリティーおよび柔軟性と、3D スタック高帯域幅メモリー (HBM2) を統合しています。インテル® HyperFlex FPGA アーキテクチャーは、パッケージに収容されたメモリータイルから帯域幅を効果的に活用できる高性能コア・ファブリックを可能にします。この DRAM メモリータイルは、インテルの Embedded Multi-Die Interconnect Bridge (EMIB) テクノロジーを使用して、FPGA に物理的に接続されます。

インテル® Stratix® 10 MX デバイスは、以下の機能などを幅広くシステムレベルで統合します。

拡張メモリー階層構造

 

 


メモリー帯域幅の向上

インテル® Stratix® 10 MX デバイスは、DDR4 など現在のディスクリート・メモリー・ソリューションの 10 倍に達する帯域幅を提供します。従来の DDR4 DIMM が提供する帯域幅は約 21 GBps 未満ですが、HBM2 タイルは 1 つで最大 256 GBps を実現します。

インテル® Stratix® 10 MX デバイスは単一パッケージに最大 2 個の HBM2 デバイスを集積し、512 GBps の最大メモリー帯域幅を実現します。


消費電力の低減とワットあたり性能の最適化

インテル® Stratix® 10 MX デバイスは、HBM2 メモリーをコア・ファブリックに隣接して集積しています。この配置により、コア・ファブリックとメモリーの間のインターコネクトが大幅に短縮され、従来の長い PCB トレースに費やされていた電力が大幅に低減されます。トレースを終端していないために容量性負荷が減少し、その結果として I/O 消費電流が低減されます。最終的にシステム消費電力が低減され、ワットあたりの性能が最適化されます。


フォームファクターの縮小と使いやすさ

インテル® Stratix® 10 MX は、パッケージ内にメモリー・コンポーネントを統合しているので、PCB デザインでの配線の複雑さが軽減されます。この実装により、フォームファクターが縮小し、使いやすさが向上します。最終的に、高い柔軟性とスケーラビリティーによる使いやすいソリューションを実現できます。

 

内蔵 SRAM の強化

インテル® Stratix® 10 MX デバイスは、エンベデッド SRAM (eSRAM) によって高速パス、低レイテンシーのチップ内蔵メモリーを提供します。eSRAM は既存のブロック RAM を補完し、以下の特長を備えています。

  • 帯域幅の拡大:ディスクリート QDR IV-1066 の 11.25 倍に達する合計 (リードおよびライト) 帯域幅6
  • 消費電力の低減:ディスクリート QDR IV の 1/2.6 である合計消費電力 (ワット/Gbps)6
  • 使いやすさ:ダイレクトなファブリック・インターフェイス、コントローラー不要、M20K ブロックの消費を抑制
  • ボードコストの削減と複雑さの低減:
    • PCB の密集度と層数の低減
    • ディスクリート QDR をリプレース、あるいは最少化
    • EMIF I/Oの 消費を抑制
  • 最高レベルのランダム・トランザクション・レート (RTR) を必要とするアプリケーションに最適

インテル® Stratix® 10 MX ファミリーの概要表

全デバイス製品の一覧

 

  1. 標準的な DDR 2400 DIMM との比較。詳細については、ホワイトペーパー「メモリ帯域幅の課題を解決する インテル® Stratix 10 MX デバイスの実力」(https://www.altera.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/wp/wp-01264-stratix10mx-devices-solve-memory-bandwidth-challenge_j.pdf) を参照してください。
  2. Evans、Dave、Cisco Internet Business Solutions Group (CIBSG)。The Internet of Things – How the Next Evolution of the Internet is Changing Everything、2011 年 4 月。
  3. Cisco、Cisco Global Cloud Index: Forecast and Methodology、2014–2019、2015 年。
  4. CNET、8KTV broadcasting coming to Japan during 2016 Olympics、2016 年 3 月 7 日。
  5. http://www.ethernetalliance.org/。Ethernet Roadmap。2015 年。
  6. テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/benchmarks/ (英語) を参照してください。