ドライブ・オン・チップ多軸モーター制御リファレンス・デザイン

このデザインの使用は、アルテラのハードウェア・リファレンス・デザイン・ライセンス契約の利用規約 で規制されており、それに従うものとします。

概要

アルテラのドライブ・オン・チップ・モーター制御リファレンス・デザインは、1 つの Cyclone® V SoCCyclone V FPGA、またはCyclone IV FPGA 上の統合ドライブ・システムです。このデザインでは、一軸もしくは最大 4 台の永久磁石同期モーターの同時制御をサポートする ベクトル制御 (FOC) を実装しています。 このリファレンス・デザインは、FPGA でのソフトウェア中心のモーター制御デザイン・フローを用いており、デュアル ARM® Cortex™-A9 ハード・プロセッサ・システムまたは Nios® II ソフト・コア・プロセッサをドライブ・システム・ホストとし、 DSP コプロセッサと主要モーター制御インタフェース IP を内蔵したFPGAを対象としています。このリファレンスデザインは、アルテラの Cyclone ファミリによる統合ドライブ・オン・チップ・デザインのコスト効率の高い拡張性を持っており、お客様が独自のドライブ・システム・デザインを始める土台として最適です。


機能

  • デュアル ARM Cortex-A9 ハード・プロセッサ・システムまたは Nios II プロセッサ上で動作し、(モーター位置および速度ループの閉鎖に加えて) 高度な制御およびコンフィギュレーションを実行する完全なソフトウェア・システム
  • ソフトウェアによる位置および速度ループを DSP コプロセッサとしての FPGA による超低レイテンシの高性能電流制御ループで統合する、ソフトウェア単独および FPGA アクセラレーションでの FOC 実装
  • DSP Builder によるカスタマイズが可能で、固定小数点精度および浮動小数点精度の実装をサポートする、最適化されたソフトウェア・コンフィギュレーション可能 FOC IP サブシステム
  • 空間ベクトル・パルス幅変調 (PWM)、シグマ-デルタ ADC インタフェース/フィルタ・ロジック、位置フィードバック・エンコーダ・インタフェースなどの主要モーター制御機能を FPGA 内に統合し、すべてソフトウェアで制御

アルテラのテクノロジのデモ


ハードウェア要件


ソフトウェア条件

以下の機能を搭載した Quartus® II 開発ソフトウェア・バージョン 12.0 SP1 以降


ブロック図

リファレンス・デザイン (図 1) は、主要モーター制御インタフェース IP (Intellectual Property) と統合された、最大 4 台の 永久磁石同期モーター の同時制御用のソフトウェア・コンフィギュレーション可能なベクトル制御 (FOC) アルゴリズムを実装するものです。


図1. ドライブ・オン・チップ・リファレンス・デザインのブロック図


Reference Designs Disclaimer

これらのリファレンス・デザインは、アルテラ・デバイス内でのみ使用でき、アルテラまたはそのライセンサーの著作権は保持されます。 これらは "現状有姿のまま" 便宜的に提供されるものです。 したがって、商品性、権利非侵害、または特定目的への適合性を含むあらゆる種類 (明示、黙示、または法律上) の品質保証、表示、または保証はすべて特別に免責されます。 アルテラは、これらのサンプルをアルテラが提供する他のすべての製品と組み合せて使用することを推奨、提案、または要求するものではありません。