Nios® II プロセッサーとインテル® SoC FPGA エンベデッド開発スイート (EDS) の最新情報

Nios® II プロセッサーと インテル® SoC FPGAエンベデッド開発スイート (EDS) v17.1の新機能

Nios® II プロセッサーの新機能

インテル® Stratix® 10 および インテル® Cyclone®10 LP デバイスによる Nios® II プロセッサー IP (Intellectual Property) のサポート。

Nios® II エンベデッド開発スイート (EDS) の新機能

  • Nios® II ソフトウェア・ビルド・ツール (SBT): インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションおよびスタンダード・エディション向け Eclipse の v4.5 へのアップグレード
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションおよびスタンダード・エディション向けインテル® XWAY PHY11G PEF7071 イーサネット PHY 用の新しいドライバー
  • Nios® II ソフトウェア・ビルド・ツール (SBT): インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションおよびプロ・エディションの Windows* 10 ホストのサポート
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション向け Nios® II ツールチェーンのアップグレード:
    • gcc v6.3
    • binutils v2.26.51
    • gdb v7.11.1
    • newlib v2.4

エンベデッド IP の新機能

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションにおけるインテル® Stratix 10 デバイス向け mSGDMA の最適化
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのエンベデッド IP 向け CMSIS のサポート
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションの EPCQ コントローラーと 汎用 QSPI コントローラー IP で EPCQA デバイスをサポート

17.0 Nios® II プロセッサーと EDS の新機能

Nios® II プロセッサーの新機能

Nios® II プロセッサーがインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションとプラットフォーム・デザイナー (旧:Qsys)で完全にサポートされました。
 

Nios® II エンベデッド開発スイートの新機能

Nios® II ソフトウェア・ビルド・ツール (SBT): インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションで Windows® 10 ホストサポートを追加

Nichestack: ドライバーの更新により、mSGDMA および最新トリプル・スピード・イーサネット IP をサポート。チュートリアル「Using the NicheStack TCP/IP Stack - Nios® II Edition」 (NicheStack TCP/IP スタックの使い方 - Nios® II エディション) を参照してください。
 

エンベデッド IP の新機能

  • データ性能が向上した新型シリアル・フラッシュ・コントローラー II と汎用クワッド SPI コントローラー II IP
  • パーシャル・リコンフィグレーションをサポートする新しい Avalon*-ST Freeze Bridge IP
  • すべてのエンベデッド IP において インテル® Cyclone® 10 デバイスをターゲットとするコンパイルをサポート
  • I2C Slave to Avalon-MM Master Bridge IP:
    過剰な内部 I2C スレーブ RX シフトロジックによる MM マスター書き込みデータエラーの問題を修正
  • Avalon* FIFO IP:
    リセット状態における不正なバック・プレッシャー動作と、FIFO がフル状態の場合のデータ損失の問題を修正
  • EPCQ コントローラー:
    リセット状態における不正なバック・プレッシャー動作の問題を修正
  • 汎用 QSPI コントローラー IP:
    1 つの Qsys デザインの複数インスタンスをサポート可能で、N25Q016 フラッシュデバイスをサポートするように変更
  • シリアル・フラッシュ・コントローラー IP:
    EPCS4 フラッシュデバイスを新たにサポート
  • 以下の IP (インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションには含まれる) は、インテル® Quartus® Prime 開発ソフトウェア・プロフェッショナル・エディションには存在しません:
    • Avalon* 新規 SDRAM コントローラー
    • SDRAM トライステート・コントローラー
    • Avalon* EPCS フラッシュ・コントローラー
    • Avalon* コンパクト・フラッシュ・コントローラー
    • Avalon* ハーフ・レート・ブリッジ
    • Avalon* ピクセル・コンバーター
    • Avalon* ビデオ・シンク・ジェネレーター
    • Avalon* LCD 16207
    • Avalon* SGDMA
    • モジュラー ADC
    • SM バス・コントローラー

16.1 Nios II プロセッサーと EDS のリリースノート

Nios® II プロセッサーの新機能

  • Nios® II プロセッサーは、プラットフォーム・デザイナー (旧:Qsys) の IP (Intellectual Property) コンポーネントをサポートするのに必要な変更があるため、インテル® Quartus® Prime プロ・エディション・ソフトウェアではプリリリース (ベータ) バージョンとしてサポートされます。
    注:従来の Nios® II プロセッサーは インテル® Quartus® Prime プロフェッショナル/Qsys プロではサポートされません。インテル® Quartus® Prime スタンダード・エディション・ソフトウェアのリリースでは引き続きサポートされます。

Nios® II エンベデッド開発スイート (EDS) の新機能

  • GCC (Nios® II) ツールチェインがバージョン 5.3 にアップグレードされました。
    (その他、binutils v2.25、gdb v7.10、newlib v2.2 などがアップデートされました)
  • BSP エディター - 以前のリリースでは、ファイル生成の設定を「無効」にしたときに保存できない問題がありました。今回のリリースで正しく保存されるようになり、生成の設定を「無効」にしたファイルは後続セッションでも無効のままになります。
  • nios2-elf-gcc では -mgpopt=local オプションがデフォルトですが、ACDS 16.1 のソフトウェア・ビルド・ツールは、一般にコンパイラー出力が改善される -mgpopt=global を makefile で設定します。別のソースファイルを異なる -Gn 設定でコンパイルしてリンクすることは推奨しません。

エンベデッド IP の新機能

  • 新規:I2C IP コンポーネント
  • 16550 UART IP が強化され、ユーザー定義の TX FIFO レベルトリガーをサポートするようになりました。

16.0 Nios® II プロセッサーと EDS のリリースノート

Nios® II プロセッサーの新機能

  • 浮動小数点ハードウェア 2 (FPH2) が強化され、カスタム命令(算術、平方根、変換、比較) のグループを包含または除外する機能がサポートされるようになったため、開発者は不要な命令グループを除外してロジックリソースを節約できます。ボード・サポート・パッケージ (BSP) を再構築すると、サポートがソフトウェアまで自動的に拡張されます。

 

Nios® II エンベデッド開発スイート (EDS) の新機能

  • GCC (Nios® II) がバージョン 5.2 にアップグレードされました。

 

エンベデッド IP (Intellectual Property) の新機能

  • 新機能:Avalon® マスタ・ブリッジ IP に対する I2C スレーブ
  • MAX® 10 FPGA アナログ-デジタル・コンバータ (ADC) インタフェース IP 機能を強化
    • ADC 可変サンプリング周波数 (1MHz à 25KHz) をサポート
    • ADC シミュレーターが、電圧をテキストファイルから読み出して正しい変換値を出力
  • 16550 UART IP の最大バッファーサイズのオプションが増加

15.1 Nios® II プロセッサーと EDS の新機能

ACDSバージョン 15.1には、以下の新しい Nios® II プロセッサー、エンベデッド開発スイート (EDS)、および関連エンベデッド IP (Intellectual Property) 機能が含まれています:

浮動小数点ハードウェア 2 (FPH2) を拡張して sqrt() カスタム命令の除外をサポートしました。sqrt() 命令はルックアップ・テーブル・ベースの実装であり、FPGA メモリーにデータが事前に入力されていなければなりません。ところが、幾つかのMAX® 10 デバイス・コンフィギュレーションでは FPGA メモリー・ブロックの初期化をサポートしないため、この命令が正しく機能しない場合がありました。そのような場合は、この命令を FPH2 モジュールからマニュアルで除外して sqrt() 演算がソフトウェアで正しく処理されるようにできます。

また簡素化のため、プラットフォーム・デザイナー (旧:Qsys)の Gen2 コアのデフォルト名を変更して gen2 ラベルを省略しました。レジスター転送レベル (RTL) 名に変更はありません。

Nios® II ベクトル割り込みコントローラー (VIC) の Qsys GUI を変更し、コアが使用するパイプライン・ステージの数を選択できるようにするウィジェットを追加しました。レイテンシーのデフォルト値は 5 サイクルですが、新しい GUI オプションではこのサイクルを減らすことができます。ただし、その結果として VIC の fMAX が減少します。

16550 UART IP を更新して 9 ビット・データとスティッキー・ビットのサポートを追加しました。

mSGDMA IP にディスクリプター・プリフェッチャー機能を追加して、ディスクリプターをメモリーから自動フェッチする機能をサポートしました。

 

Nios® II EDS の新機能

GCC は v4.9.2 にアップグレードされています。

15.0 Nios® II プロセッサーと EDS のリリースノート

15.0 ACDS リリースには、以下の新しい Nios® II プロセッサーと関連エンベデッド IP 機能が含まれています。

  • Nios® II 向け VHDL シミュレーション機能が修正されました。
  • インテル® MAX® 10 ADC インターフェイス IP および HAL ドライバーの拡張
  • より高い性能で UFM から動作するための Nios® II Flash アクセラレーター IP オプション (ベータ版)
  • インテル® MAX® 10 Dual ADC 同時サンプリング機能
  • 一般的な Quad-SPI Controller IP 製品版 & HAL ドライバー
  • HAL ドライバーを含む インテル® MAX® 10 向けリモートアップデート IP
  • mSGDMA IP と EPCQ Controller IP の軽微なバグの修正

 

15.0 Nios® II EDS には以下の新機能が含まれています。

  • インテル® MAX® 10 ADC HAL ドライバー
  • QSPI HAL ドライバー
  • インテル® MAX® 10 ADC インターフェイス IP および HAL ドライバーの拡張
  • Nios® 2 GNU Toolchain の 4.9.1 へのアップグレード
    • Improved support for link time optimization (-flto)
    • リンク時間最適化サポートの改善 (-flto)
    • -mgpopt=[none,local,global,data,all] によるグローバルポインター最適化のコントロール
    • 4.9.1 の新しい NULL ポインターチェック機能は –fno-delete-null-pointer-checks で無効化可能
  • 以下の目立つ不具合の解消:
    • EPCQ HAL ドライバーの修理
    • Windows でのカスタム Newlib Generator の修正
    • Windows で Nios® II 端末の標準入力が可能に
  • Nios® II Linux カーネルとすべてのツール群・コンポーネントをアップストリームで受け入れ

14.1 Nios® II プロセッサーと EDS のリリース・ノート

14.1 ACDS リリースには、以下の新しい Nios® II プロセッサーと関連エンベデッド IP 機能が含まれています。

  • Nios® II Gen2 は製品版としてリリースされました (プレビュー版ではありません)。
  • Nios® II Gen1 は「Nios® II (Classic)」に名前が変わりました。
  • EPCQ Controller IP はアップグレードされ x4 モードと EPCQ-L デバイスのサポートが追加されました。
  • 一般的な QSPI コントローラー IP のベータ版がリリースされました。
  • インテル® MAX® 10 フラッシュメモリーを FPGA ロジックにインターフェイス接続する インテル® MAX® 10 Altera Flash Controller IP がリリースされました。

 

14.1 Nios® II EDS には以下の新機能が含まれています。

  • バージョン 4.3 への Eclipse GUI のアップグレード
  • Nios® II ソフトウェアツール群の改善:
    • リンク時間最適化対応 [-flto]
    • アップグレード:GCC v4.8.3、Newlib v1.18、GDB v7.7
    • ウェブサーバーを 3 倍の速度でビルドできる Windows ビルド時間性能の改善
  • 14.0 ではまだ 32 ビットだったホストツールの 64 ビットサポート
    • 64-bit Nios® 2-gdb-server
    • 64-bit Nios® 2-flash-programmer
    • 64-bit Nios® 2-terminal
  • Nios®2 Gen2 の インテル® MAX® 10 サポート
    • 合成およびシミュレーション用の UFM MemInit
    • UFM Bootloader ソフトウェア・サポート
  • BootLoader と Nios® II HAL での EPCQ ソフトウェアのサポート
  • Linux の Nios® II バージョンをアップストリームで掲載

Nios® II Gen2 プロセッサーのサポート

ACDS v14.0 には、Nios® II プロセッサー・コアのソフトウェア (バイナリ) 互換の新しい実装 (プレビュー版) が導入されています。Nios® II エンベデッド・デザイン・スイート (EDS) には、新しい Nios® II Gen2 プロセッサー・コアの追加機能をサポートするための細かい変更が含まれています。そのため、Gen2 コアを使用する場合は ボード・サポート・パッケージ (BSP) を再生成し、アプリケーションを再構築することを推奨します。従来バージョンの Nios® II コアから Nios® II Gen2 プロセッサー・コアへの変更点は、以下のとおりです。

  • プラットフォーム・デザイナー (旧:Qsys)GUI ウィザードの改善
  • Nios® II /s コアオプションの廃止 (注:Nios® II Gen2 /f コアを適切にコンフィグレーションすれば /s と同じコンフィグュレーションが可能)
  • Nios® II Gen2 /f コアの更新:
    • 32 ビットアドレス範囲をサポート
    • ペリフェラルのメモリー領域 (キャッシュオフ) を設定可能 (サイズをコンフィグレーション可能、32 ビットアドレス範囲を選択した場合に使用)
    • スタティック分岐予測の設定が可能
    • データキャッシュおよび密結合メモリー (命令およびデータ) に対する誤り訂正コード (ECC) 機能の追加が可能
    • 乗算性能の向上 (32 ビット乗算:5 サイクル → 1 サイクル)
    • より確定的な除算平均性能の向上
    • すべてのデバイス (デジタル信号処理(DSP) ブロック非搭載デバイスも含む) で 64 ビット乗算をサポート
    • 低コストシフター実装の改善 (1 ビット/サイクル → 4 ビット/サイクル)
    • JTAG デバッグ機能 (ハードウェア ブレークポイント数、トリガ数) のコンフィグレーションの柔軟性向上
    • オフチップトレースに Avalon Streaming (Avalon-ST) インターフェイスを搭載 (Avalon-ST からトレースプローブ接続へのブリッジには、トレース・ツール・ベンダーから入手可能な IP (intellectual property) の追加が必要)

Nios® II Gen2 プロセッサーは インテル® MAX® 10 および Arria® 10 FPGA デバイスをサポートします。前世代の Nios® II プロセッサーは、インテル® MAX® 10 または インテル® Arria® 10 FPGA をサポートしません。

Nios® II EDS 14.0 の更新と修正

Nios® II ソフトウェア・ビルド・ツール (SBT) v14.0  が 64 ビット・ホスト・システム専用になり、32 ビットホストはサポートされなくなりました (gdb-server とフラッシュ・プログラマーは引き続き 32 ビットです)。
ランタイム・スタック・チェックが修正され、256 Mb を超える長いジャンプをコンパイラーが正しくサポートするようになりました。アドレス・スパン・エキスパンダーと IRQ ブリッジ IP は完全にサポートされるようになりました。

Quartus® II v13.1 ソフトウェア・ツールの Nios® II プロセッサー向けアップデート

  • GCC v4.7.3 へのアップグレード
    v13.1 Nios® II エンベデッド開発スイート (EDS)/ソフトウェア・ビルド・ツール (SBT) は、小規模コード向けに、および現在利用可能な rocketboards.org の最新バージョンとの互換性を保つために GCC v4.7.3 をサポートするようになりました。
  • 浮動小数点カスタム命令サポートの強化
    プラットフォーム・デザイナー (旧:Qsys)に、新しい浮動小数点カスタム命令セットのコンポーネントを選択するオプションが付きました。このコンポーネントには、1 つの組み合わせカスタム命令と 1 つのマルチサイクル・カスタム命令があります。組み合わせカスタム命令は、比較、最小、最大、ネゲート、および絶対演算を実装しています。マルチサイクル・カスタム命令は、加算、減算、乗算、除算、平方根、および変換演算を実装しています。これらは従来のカスタム命令とバイナリーレベルで互換ですが、性能が向上 (サイクル演算が減少) しています。
  • 誤り訂正コード (ECC) のサポート
    Nios® II コンフィグレーション・ウィザードのオプションである ECC によって、プロセッサー・コアおよび命令キャッシュ内部の RAM の ECC を保護できるようになりました (現在、ECC 対応のデータキャッシュはサポートしていません)。シングルビットのソフトエラーは訂正され、デュアルビットのソフトエラーは命令キャッシュのフラッシュまたはプロセッサー例外を引き起こします (データキャッシュを持たない Nios® II /f コアでのみ)。
  • RTL Nios® II プロセッサー・トレース・シミュレーションのサポート この機能により、ModelSim* - Intel® FPGA Editionでのイベント (命令実行およびアドレス、データアドレスおよび値、割り込み、コントロール・レジスターの変化など) のレジスター転送言語 (RTL) シミュレーション中に Nios® II プロセッサー命令の実行記録を取ったりタイムスタンプを押したりできます。開発者は、タイムスタンプによってハードウェアのシミュレーション・データをソフトウェアの実行と整合させることができます。