適合性および相互運用性テスト済みイーサネット IP コアによるリスクの低減

インテル®では、インテル® イーサネット・コアの相互運用性および適合性テストを事前に実施しているため、お客様のシステムデザインに最小限のリスクで容易に実装することが可能です。詳細は、販売代理店にお問い合わせください。

  • 25G/50G イーサネット・コンソーシアムが、Arria® 10 GT 向けの新しいインテル® 25G および早期アクセス 50G イーサネット IP コアの相互運用性を検証しました。
  • Arria® 10 デバイスに搭載する 10GBASE-KR PHY IP が UNH 適合性テストに合格しました。
  • インテル® 25G イーサネット MegaCore は、リードソロモン順方向誤り訂正 (RS-FEC) と IEEE 1588v2 のタイムスタンプをサポートします。

 

生産性を高める IP デザインサンプル

新規およびアップデートされたデザイン・サンプル・ユーザーガイドは、インテル® FPGA IP を使用したシステムを迅速に動作開始させるための詳細情報と手順を提供します。選択したユーザーガイドをクリックし、FPGA プロジェクトでの大幅な時間短縮を体験してください。

新規追加機能ならびに拡張機能について

Quartus® Prime 開発ソフトウェアの v16.1では、MegaCore IP (Intellectual Property) ポートフォリオへの以下のような新機能の追加と機能強化が図られています。

  • イーサネットへの適合性およびコンソーシアム・テストに関するお客様のリスクの最小化
    •  イーサネット・コンソーシアムの最初の相互運用イベントをパスした、25G の新規リリースと 50Gへの早期アクセス
    • UNH コンプライアンス・テスト要件を達成した10GBASE-KR PHY
  • 直ちに使用可能な動的に生成されたインテルの IP デザインサンプルによって、お客様の FPGA プロジェクトの設計生産性が飛躍的に向上
    •  シンプルな用意済みサンプル機能がデザイン開発を高速化
    • インテル® FPGA 開発キット上に直接プログラムすることにより、素早くハードウェアのプロトタイピングを実現
  • さらに機能が向上した IP の紹介

PCI Express

  • ダイレクト・メモリー・アクセス (DMA) の最大サポートサイズが 1 MB になり、リードおよびライト方向とも DMA データ転送効率が大幅に向上しました。
  • データセンターの資産を最大限にスケーリング活用する、Arria® 10 デバイス向け SR-IOV (Single Root I/O Virtualization) の量産版を準備しました。詳細は、PCI Express* 製品ページで SR-IOV ユーザーガイドをご覧ください。

外部メモリー・インターフェイス

  • LPDDR3 はArria® 10 デバイスのハードウェアで検証済みマイルストーンを達成し、最大 800 MHz をサポートしました。
  • DDR4 RDIMM と LRDIMMは、シリアル・プレゼンス・デテクト (SPD) 機能向けの 簡素化GUI エントリーによりアップデートされ、エントリー時のエラーを最少にします。
Introducing Traffic Generator 2.0
Using BluePrint for External Memory Interface Designs

ビデオ処理および接続性

  • ビデオ/画像処理スイートが更新され、極めて精細な4K ビデオ解像度を提供。4K ビデオ対応機能の例:
    • クロマ・リサンプラー
    • 2D FIR フィルター
    • インターレーサー
    • カラー・プレーン・シーケンサー
  • 4K および超高精細ビデオ・アプリケーションのデザインに活用できる Arria® 10 UHD ビデオ・リファレンス・デザインを提供しています。
  • 最新版 Arria® 10 FPGA デザイン・ガイドラインによって最新のビデオ接続規格1が実装できます。
    • 外部 VCXO を持つ、または持たない Arria® 10 FPGA 上でシリアル・デジタル・インターフェイス (SDI) を使用するには、AN-746 を参照してください。
    • AN-768 を使用して、Arria® 10 FPGA 上の最大 12 G のマルチレート SDI から始めましょう。

1 すべての MegaCore IP コアは、Quartus® Prime ソフトウェアのプロ、スタンダード、およびライト・エディションで使用できます (ビデオ接続 IP はプロのみサポート)。

JESD204B      

  • Arria® 10 デバイス上での JESD204B と Analog Devices 社製 AD9691 の相互運用性レポートが入手可能になりました。
  • ハードウェア上で動作するサンプルデザインを容易に作成するガイドとして JESD204B クイック・スタート・ビデオをご覧ください。

エンベデッド・プロセッサー

  • Nios® IIプロセッサーは、Quartus® Primeプロ・エディション・ソフトウェアではQsys Pro内のIPコンポーネントをサポートするために必要な変更のために、ベータバージョンとしてサポートされています。
    注:Nios® II(クラッシック)プロセッサーはQuartus® Prime プロ・エディション/Qsys Proではサポートされていません。Quartus® Primeスタンダード・エディション・ソフトウェアのリリースにて引き続きサポートされます。
  • 詳細は、エンベデッド・プロセッサーに関する最新情報をご覧ください。

デバイスサポート

すべてのデザイン・ソリューション・ネットワーク (DSN) メンバー IP のデバイスサポートについては、IP 検索 ページをご覧ください。

インテル® FPGA IP と IP ソリューションのインテル® DSN メンバー・ポートフォリオの詳細については、IP 資料もしくは、DSN サイトをご覧ください。