Interlaken 向けインテル® FPGA IP

図 1. 標準的なアプリケーションのブロック図

Automated Generation of SignalTap II Files for Arria® 10 IP Core Debug  (英語)


Push-button Hardware Design Examples in Intel Quartus® Prime Software (英語)

Interlaken は拡張性に優れたプロトコルで、10 Gbps から 100 Gbps 超のチップ間パケット転送を可能にします。インテル® FPGA の Interlaken IP (Intellectual Property) は、帯域幅と性能に対するニーズの高まりに対応すべく、絶えず進化し続けています。インテルは、2007 年の Interlaken Alliance 設立当初からのメンバーであり、堅牢で実装が容易な Interlaken IP ソリューションを提供すべく、プロトコル機能の革新を図り続けています。10G Interlaken IP で市場に参入した後、現在は 300G 超の Interlaken IP を提供しています。

表 1. 性能と生産性の改善

性能 生産性
パラメーターの調整により、帯域幅の使用率が向上 IP タイミング・マージンによってデザインの完全なタイミング・クロージャーを加速
複数の顧客プラットフォーム上、およびさまざまなバーティカル市場をまたがって 高いパケットスループットを定常的に送出 ** インテル® FPGA IP 評価モード機能により、IP を無料かつライセンスなしでテスト可能
ハード IP とソフト IP の独自の組み合わせにより、高周波クロック性能を提供 MAC、PCS、および PMA 層から成る完全に統合された Interlaken IP によって、FPGAにおける IP の実装を容易化
classtest

注 : ** Interlaken コンフィグレーションの場合

† テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、www.intel.com/benchmarks (英語) を参照してください。

  • 最大 25 Gbps のデータレート
  • 最大 24 チャネルのマルチレーン構成
  • インターリーブ (セグメント) モードおよびパケットモードのサポート
  • 強化されたスケジューリング
  • マルチセグメントまたは Start-of-Packet (SOP) のアライメント・ユーザー・インターフェイス・オプション
  • I/O 制御可能なバースト設定 (Min、Max、Short)
  • プログラム可能なメタフレーム長
  • 最大 256 の論理チャネル
  • 多用途のフィールドアクセス
  • 帯域内 / 帯域外フロー制御 (カレンダー・ページ・オプション)
  • 高度なエラー処理とエラー・インジェクション機能
  • 再送
  • IP の完全統合 (MAC、PCS、PMA 層)
  • 調整可能なプリエンファシスおよびイコライゼーション設定
  • さまざまなアプリケーションのニーズに合わせた最適化を行うためのカスタム IP の提供

インテル® FPGA の Interlaken IP コアは、以下のデバイスファミリーでサポートされています。

表 2. Interlaken IP の品質指標

基本情報

IP の初回リリース年

2012

サポートされるインテル® Quartus® Prime 開発ソフトウェアの最新バージョン

18.0

状況

実稼動対応

提供内容

製品に含まれるものは以下のとおりです。
  • デザインファイル (暗号化ソースコード、または合成後のネットリスト)
  • ModelSim* - Intel® FPGA Edition ソフトウェア用シミュレーション・モデル
  • タイミング制約および / またはレイアウト制約
  • 変更履歴付き資料
  • Readme ファイル
すべて「あり」 (Readme ファイルの提供、ModelSim* - Intel® FPGA Edition のサポートを除く)

IP に同梱されるその他の提供物

テストベンチおよびデザインのサンプル

エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI

あり

インテル® FPGA IP 評価モードのサポート

あり

ソース言語

Verilog および VHDL

テストベンチ言語

Verilog

同梱ソフトウェア・ドライバー

なし

ドライバーがサポートするオペレーティング・システム (OS)

該当なし

実装情報

ユーザー・インターフェイス

Avalon* Memory-Mapped

IP-XACT メタデータ

なし

検証

サポートされるシミュレーター

NCSim, ModelSim*, VCS/VCSMX

検証済みハードウェア

インテル® Arria® 10 トランシーバー・シグナル・インテグリティー開発キット、インテル® Stratix® 10 シグナル・インテグリティー開発キット

業界標準のコンプライアンス・テストの実施

なし

「あり」の場合、実施したテストの種類

なし

「あり」の場合、使用したインテル® FPGA デバイス

なし

「あり」の場合、実施日

なし

「なし」の場合、今後の予定

なし

相互接続性

相互接続性テストの実施

あり

「あり」の場合、使用したインテル® FPGA デバイス

Stratix® V

相互接続性レポートの提供

あり (Broadcom* ARAD および Cavium* OCTEON II)

classtest

Interlaken IP の技術サポートについては、mySupport をご覧ください。 また、ナレッジベース からこの機能に関連するトピックを検索することもできます。