10GBASE-R PHY インテル® FPGA IP ファンクション

インテル® FPGA 10GBase-R PHY の FPGA IP ファンクションは、任意の XFP または SFP+ オプティカル・モジュール、あるいは XFI および SFI インターフェイスを備えた任意の外部デバイスに直接接続するためのシンプルなインターフェイスです。PHY Intellectual Property (IP) コアは、156.25 Mbps で動作する標準 XGMII インターフェイスを介して、インテル® FPGA 10G Ethernet MAC Intellectual Property (IP) またはカスタマー開発の Ethernet メディア・アクセス・コントロール (MAC) と一緒に使用できます。

  • 10GBASE-R フィジカル・コーディング・サブレイヤー(PCS)、10.3125 Gbps フィジカル・メディア・アタッチメント(PMA)、および PHY マネージメント・ファンクションから構成されるPHY
  • インテル® FPGA 10 GbE MAC との直接インタフェースによる完全なシングルチップ・ソリューション
  • シリアル・トランシーバーを備えたインテル® Arria® 10, Stratix® V, Arria® V GZ FPGA 内のハード・シリコンに内蔵されたPHYは、シリアル・トランシーバーを備えた Stratix® IV GT と Arria® V (GT & ST) FPGA でソフト 10GBASE-R PCS も利用可能
  • 10.3125 Gbps でダイレクトにチップ間、チップ-光モジュール間、チップ-PHY デバイス間を接続、およびバックプレーン・アプリケーション
  • ダイナミック・パーシャル・リコンフィグレーションが可能な I/O(DPRIO)で、シリアル・トランシーバーを様々な 10GBASE-R チャネル特性やシステム内で動作中のデバイスに適応
  • イーサネット標準 10GBASE-R PHY 機能を実装:64b/66b エンコード/デコード、スクランブル/デスクランブル、クロック周波数補償のためのレシーバー・レート・マッチング、66b/16b ギヤボックス、および 10.3125 Gbps ラインに対するデータのシリパラ変換
  • レシーバーリンク障害状態の検出
  • シリアル・トランシーバーにおける、トランスミッターからレシーバーへのテスト用ローカル・シリアル・ループバック
  • 高い精度やタイムスタンプの正確性を実現するための IEEE 1588 v2 オプション
  • 高性能な内部システム・インターフェース
    • 156.25 Mbpsでの 72 ビット・データ転送用 インテル® FPGA Avalon®-Streaming (Avalon-ST) single data rate (SDR) XGMII
    • スレーブ管理用 インテル® FPGA Avalon Memory-Mapped (Avalon-MM) 32 ビット
  • IEEE 802.3 10 Gbps イーサネット規格の 46、49、および 51 節に準拠
  • 米ニューハンプシャー大学インターオペラビリティー・ラボ(略称:UNH-IOL)でのイーサネット MAC、PCS、および PMA の 10 ギガビット・イーサネット・テストに合格

基本情報

IP の初回リリース年

2015

サポートされるインテル® Quartus® Prime 開発ソフトウェアの最新バージョン

16.1

状況

実稼動対応

提供内容

製品に含まれるものは以下のとおりです。

  • デザインファイル (暗号化ソースコード、または合成後のネットリスト)
  • ModelSim* - Intel® FPGA Edition 向けシミュレーション・モデル
  • タイミング制約および / またはレイアウト制約
  • 変更履歴付き資料
  • Readme ファイル

あり

IP に同梱されるその他の提供物

 

 エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI

あり

インテル® FPGA IP 評価モードのサポート

あり

ソース言語

Verilog

テストベンチ言語

 

同梱ソフトウェア・ドライバー

なし

ドライバーがサポートする OS

 

実装情報

ユーザー・インターフェイス

XGMII シングル・データ・レート / GMII / 16 ビット GMII  (データパス)、 Avalon-MM (管理)

IP-XACT メタデータ

なし

検証

サポートされるシミュレーター

Mentor Graphics*、Synopsys*、Cadence

検証済みハードウェア

インテル® Arria® 10 デバイス

業界標準のコンプライアンス・テストの実施

あり

「あり」の場合、実施したテストの種類

46, 49 および 51

「あり」の場合、使用したインテル® FPGA デバイス

 

「あり」の場合、実施日

 

「なし」の場合、今後の予定

 

相互接続性

相互接続性テストの実施

なし

「あり」の場合、使用したインテル® FPGA デバイス

 

相互接続性レポートの提供

なし

この IP コアの技術サポートには、mySupport オンライン・サポート・システムをご利用ください。 このIP コアに関連するトピックは、ナレッジ・データベース で検索することもできます。