インテル® FPGA IP イーサネット製品ポートフォリオ

トリプル・スピード・イーサネット・インテル® FPGA IP は、すべてのインテル® FPGA ファミリー上で 10 Mbps、100 Mbps、1 Gbps のデータレートをサポートします。この IP は SGMII プロトコルを使用する MAC のみ (外部 PHY チップへの接続用) または MAC+PHY モードで提供されます。

10G イーサネット・インテル® FPGA IP ポートフォリオには、1G から 10G までのデータレートをサポートする多様な IP タイプが含まれています。

1 本の 10G チャネルだけでは帯域幅が不足する場合、とるべき 2 つの最も明らかな方法は、複数本の 10G チャネルを使用するか、またはデータレートを 25G に増やすことです。

40G イーサネット・インテル® FPGA IP コアは、高精度の時間同期用の IEEE 1588v2 サポートのほか、バックプレーン接続用の KR4 および CR4 サポートを備えた 4x10G レーンを使用する MAC および PHY ファンクションを実装しています。

50GE インテル® FPGA IP は、4x12.5G または 2x25G PCS モードをサポートする柔軟性に富んだデザインを備えています。

広く採用されている最新のイーサネット・プロトコルが 100G プロトコルです。100G IP は 10G または 25G で複数のチャネルを使用します。インテルは、バックプレーン・サポートによる CAUI および CAUI-4 と、IEEE 1588v2 サポートによる時間同期の 100G イーサネットを提供します。

 

400G イーサネット利用可能です。インテル は、2013 年以来業界に先駆けて 400G イーサネット機能を実証してきました。

400G イーサネットは 100G イーサネットの論理的な延長線上にあります。現在の 400G の実装は、実際には独立したトラフィックが通る 4 本の 100G イーサネット・チャネルを用いた、 100G イーサネットの 4 つのインスタンスです。4 つの 100G イーサネットを提供するのは比較的簡単であり、ハイエンドの通信ネットワーク・インフラストラクチャーでの一般的な方法です。

真の次世代イーサネットは、25G のチャネルを 16 本使用する単一の 400G データパスです。このビデオで紹介するように、インテル® は 2013 年に紹介した IP の 400G ハードウェア実装によって業界をリードしています。