クラス最高の IP

クラス最高であるインテルの IP (Intellectual Property) コアスイートは、FPGA 業界最高の性能、最小のレイテンシー、および最少のリソース使用量を実現します。 クラス最高の IP ポートフォリオには、イーサネット、Interlaken、Interlaken Look-Aside、PCI Express* IP コア、および外部メモリー・インターフェースが含まれます。 インテルは Interlaken およびイーサネット・コアで、業界をリードする最小のレイテンシーと最少のリソース使用量を実現しました。
そして、PCI Express* IP は、比類ないスループットと入出力動作数/秒 (IOPS) 性能を達成し、これらの目標水準を引き上げました。 インテルの外部メモリー・インターフェース IP は、20nm で業界最先端の 2,666 Mbps DDR4 性能を業界で唯一実現しています。

Arria® 10 デバイスファミリーは PCI-SIG コンプライアンス・テストに満点で合格!

Arria® 10 デバイスは、PCI-SIG® の相互接続性テストとコンプライアンス・テストに満点で合格し、完全準拠を達成しています。この結果は、インテル® ユーザーにとって、技術システムのリスク低減とデザインサイクル時間の短縮を意味します。

インテルの Arria® 10 PCI-SIG コンプライアンス・レポートについては、弊社販売代理店 にお問い合わせいただくか、pcie@altera.com (メール/対応言語:英語 までお問い合わせください。

インテルの PCI Express* IP ソリューションは、PCI-SIG 準拠に加え、アプリケーションに対するエンドユーザーの高まり続ける期待を超える高性能を実現します。 PCI Express* IP ソリューションは、スループットと IOPS 性能を最大限に高めて、市場でのリーダーシップを拡大できるようにします。PCI Express* IP ソリューションには、新設計のダイレクト・メモリー・アクセス (DMA) エンジン、エンタープライズ対応のデバイスドライバー、評価およびデザイン統合プロセスを大幅に簡素化するリファレンス・デザインが含まれています。

詳細情報は、PCI Express* Protocol のページをご覧ください。

アルテラの PCI Express* IP ソリューションのスループットと IOPS 性能に関するデモをご覧ください。

業界最高性能の 2,666 Mbps DDR4 インターフェースを Arria® 10 デバイスでサポート

外部メモリー・インターフェース (EMIF) IP は、業界最高の DDR4 2,666 Mbps を Arria® 10 デバイスでサポートすることにより、クラス最高のメモリー・インターフェース性能を提供します。Arria® 10 FPGA & SoC は、このデータ・レートで DDR4 メモリーをサポートする業界で唯一の FPGA であり、前世代の FPGA に対して 43 %、競合 20nm FPGA 製品に対して 10 % のメモリー性能向上を実現しています。

Arria® 10 デバイス用 EMIF IP は、HMC、DDR4、DDR3、LPDDR3、RLDRAM3、QDR IV/II+ Xtreme/II+/II をはじめとする最先端の高速メモリーをサポートしています。インテルは、物理インターフェースとメモリー・コントローラーをすべて FPGA に統合することにより、DDR4、DDR3、LPDDR3、および QDR IV メモリー搭載システムの開発を簡素化します。このハード・メモリー・コントローラー・アプローチにより、ソフト実装を上回る高性能、広帯域幅、および低消費電力を実現しています。さらに、メモリー・インターフェースとコントローラーがハード化されているため、プログラマブル・ロジック・リソースを使用せずにメモリー・インターフェースを構築できます。

詳細は、外部メモリー・インターフェース IP 製品ウェブ・ページをご覧ください。

DDR4 IP ソリューションの 2,666 Mbps 性能のデモ、および Quartus® Prime ソフトウェア v15.1 の主な新機能に関するビデオをご覧ください。

インテルの イーサネット IP コア は、車載運転支援システムからネットワーク接続ストレージ (NAS) システムまで、あらゆるタイプのシステムの速度範囲と要件をカバーしています。インテルでは、一般的な 10 Mbps から 100 Gbps、さらには 2.5G や 25G といった新しいデータレートに至るまで、各種デザインニーズを満たす最小のサイズ、最高のバンド幅、および最大限の柔軟性を備えた IP コアを提供しています。 インテルの IP コアはすべて、IEEE 802.3 規格に準拠しているほか、IEEE 1588v2 タイムスタンプもサポートしています。インテルのイーサネット IP コアの詳細は、イーサネット IP ポートフォリオ・ウェブ・ページ をご覧ください。

規格を先取りしたインテルの 400G イーサネット IP の特別プレビューをご覧ください。

Arria® 10 デバイス用 300G Interlaken/Interlaken Look-Aside IP

インテルの 300G Interlaken IP および Interlaken Look-Aside IP は、他社との差別化を可能にします。これらの広帯域幅・低レイテンシー IP コアは、既存の 100G/150G Interlaken ベースの通信システムと比較して、2 倍の帯域幅と 10 % のレイテンシー短縮を実現し、次世代アーキテクチャーの変革に貢献します。これらの IP をシステムに統合することにより、ネットワークに要求される膨大な量のデータ移動を処理することが可能になります。

インテルの FPGA ベースの Interlaken および Interlaken Look-Aside IP ソリューションは、パケット転送アプリケーションに使用するチップツーチップ・プロトコルです。 これらの IP コアは、クラス最高の性能、レイテンシー、およびロジックリソース供給能力を提供するアーキテクチャーの上に構築されました。Interlaken および Interlaken Look-Aside IP コアは、高度なユーザー・インターフェース、レーン、および最適統合のためのデータ・レート・コンフィグレーションの柔軟性を提供するソフト・ロジック・ブロックとハード化ロジックブロックからなります。

詳細については、 Interlaken IP および Interlaken Look-Aside IP のページをご覧ください。