クラス最高の IP

インテル® FPGA IPコアは、FPGA 業界において高いの性能、低いレイテンシー、および最少のリソース使用量を実現します。 クラス最高の IP ポートフォリオには、イーサネット、Interlaken、Interlaken Look-Aside、PCI Express* IP コア、および外部メモリー・インターフェイス IPコアが含まれます。 インテルは Interlaken およびイーサネット・コアで、業界をリードする最小のレイテンシーと低いリソース使用量を実現しました。
そして、PCI Express* IP は、比類ないスループットと入出力動作数/秒 (IOPS) 性能を達成し、これらの目標水準を引き上げました。 インテルの外部メモリー・インターフェイス IP は、20nm で業界最先端の 2,400 Mbps DDR4 SDRAM 性能を実現しています

インテル® Arria® 10 デバイスファミリーは PCI-SIG* コンプライアンス・テストに満点で合格!

インテル® Arria® 10 デバイスは、PCI-SIG* の相互接続性テストとコンプライアンス・テストに満点で合格し、完全準拠を達成しています。この結果は、インテルのユーザーにとって、技術システムのリスク低減とデザインサイクル時間の短縮を意味します。

インテル® Arria® 10 PCI-SIG コンプライアンス・レポートについては、販売代理店 にお問い合わせください。

インテルの PCI Express* IP ソリューションは、PCI-SIG 準拠に加え、アプリケーションに対するエンドユーザーの高まり続ける期待を超える高性能を実現します。 PCI Express* IP ソリューションは、スループットと IOPS 性能を最大限に高めて、市場でのリーダーシップを拡大できるようにします。PCI Express* IP ソリューションには、新設計のダイレクト・メモリー・アクセス (DMA) エンジン、エンタープライズ対応のデバイスドライバー、評価およびデザイン統合プロセスを大幅に簡素化するリファレンス・デザインが含まれています。

詳細情報は、PCI Express* プロトコル のページをご覧ください。

インテル® Arria® 10 および Stratix® V デバイスの インテル® FPGA PCI Express* IP ソリューションのスループットと IOPS 性能に関するデモをご覧ください。

クラス最高の PCI Express* IP の性能

インテル® Arria® 10 のデモ (英語)
Stratix® V のデモ (英語)

インテル® FPGA の外部メモリー・インターフェイス (EMIF) IP は、DDR4 2,400 Mbps を インテル® Arria® 10 の 20nm デバイスでサポートすることにより、クラス最高のメモリー・インターフェイス性能を提供します。

インテル® Arria® 10 デバイス用 EMIF IP は、HMC、DDR4、DDR3、LPDDR3、RLDRAM3、QDR IV/II+ Xtreme/II+/II をはじめとする最先端の高速メモリーをサポートしています。インテルは、物理インターフェイスとメモリー・コントローラーをすべて FPGA に統合することにより、DDR4、DDR3、LPDDR3、および QDR IV メモリー搭載システムの開発を簡素化します。このハード・メモリー・コントローラー・アプローチにより、ソフト実装を上回る高性能、広帯域幅、および低消費電力を実現しています。さらに、メモリー・インターフェイスとコントローラーがハード化されているため、プログラマブル・ロジック・リソースを使用せずにメモリー・インターフェイスを構築できます。

詳細は、外部メモリー・インターフェイス IP 製品ウェブページをご覧ください。

DDR4 IP ソリューションの 2,400 Mbps 性能のデモ、および インテル® Quartus® Prime 開発ソフトウェア の主な機能に関するビデオをご覧ください。

DDR4 Ping Pong PHY(英語版)
BluePrint による外部メモリー・インターフェイス・デザイン (英語版)
トラフィック・ジェネレーター 2.0 の紹介 (英語版)
外部メモリー・インターフェイス IP ドライバー・マージン設定(英語版)

インテルの イーサネット IP コア は、車載運転支援システムからネットワーク接続ストレージ (NAS) システムまで、あらゆるタイプのシステムの速度範囲と要件をカバーしています。インテルでは、一般的な 10 Mbps から 100 Gbps、さらには 2.5G や 25G といった新しいデータレートに至るまで、各種デザインニーズを満たす IP コアを提供しています。 インテルの IP コアはすべて、IEEE 802.3 規格に準拠しているほか、IEEE 1588v2 タイムスタンプもサポートしています。インテルのイーサネット IP コアの詳細は、イーサネット IP ポートフォリオ・ウェブ・ページ をご覧ください。

規格を先取りしたインテルの 400G イーサネット IP の特別プレビューをご覧ください。

インテル® Arria® 10 デバイス用 300G Interlaken/Interlaken Look-Aside IP

インテルの 300G Interlaken IP および Interlaken Look-Aside IP は、他社との差別化を可能にします。これらの IP コアは、既存の 100G/150G Interlaken ベースの通信システムと比較して、2 倍の帯域幅と 10 % のレイテンシー短縮を実現し、次世代アーキテクチャーの変革に貢献します。これらの IP をシステムに統合することにより、ネットワークに要求される膨大な量のデータ移動を処理することが可能になります。

インテルの FPGA ベースの Interlaken および Interlaken Look-Aside IP ソリューションは、パケット転送アプリケーションに使用するチップツーチップ・プロトコルです。 これらの IP コアは、クラス最高の性能、レイテンシー、およびロジックリソース供給能力を提供するアーキテクチャーの上に構築されました。Interlaken および Interlaken Look-Aside IP コアは、高度なユーザー・インターフェイス、レーン、および最適統合のためのデータ・レート・コンフィグレーションの柔軟性を提供するソフト・ロジック・ブロックとハード化ロジックブロックからなります。

詳細については、 Interlaken IP および Interlaken Look-Aside IP のページをご覧ください。

300G Interlaken Look-Aside IP Performance Interop with TE Connectivity using Arria® 10

Experience the turbocharged throughput and low latency of Altera’s Interlaken Look-Aside IP core on Arria 10

† テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、www.intel.com/benchmarks (英語) を参照してください。