今日の超高速アプリケーションは、発信元からの情報を高速で宛先に伝達する信頼性の高いデータ転送技術を必要としています。この要求を満たすために、Stratix® GX デバイスファミリーで、業界最高速のStratix FPGA アーキテクチャーと高性能 3.1875 Gpbs トランシーバー技術を強固に融合させた製品を発表しました。 完成された Stratix GX デザイン・パッケージ - シリコン、開発プラットフォーム、ユーザーガイド、デザイン・ガイドライン、SerialLite プロトコル そしてテクニカル・サポートを含む - は、通信機器からハイエンド民生用電子機器、さらにはマス・ストレージ・システムに至るまでの広範な市場において、システム設計者に 3.1875 Gpbs トランシーバー・アプリケーションへの低リスクな移行手段を提供します。

最初にFPGA市場へ導入された組込みトランシーバ技術の概念を推し進め、Stratix GX デバイスは各チャネルにつき最大 3.1875 Gpbs で動作可能な 20 本の全二重トランシーバー・チャネルを最小の消費電力で搭載します。 Stratix GX デバイスは、新しい高性能 Stratix デバイス・アーキテクチャーをベースにしており、TriMatrix™ メモリー、デジタル信号処理(DSP)ブロック、複雑なデータパス処理機能を含んだ最新クロック管理回路を提供します。 Stratix GX デバイスは、SerialLite、10 ギガビット・イーサネット XAUI または最大 3.1875 Gps のデータレートを必要とする機器など、特定のインターフェイス・プロトコルの実装を追及している設計者には最適です。

マルチギガビット・デザインが容易に

マルチギガビット・システム・デザインは単なる機能的なFPGAを越えるものが要求されます。シリコン、ソフトウェア、SerialLite プロトコル・サポート、IP(Intellectual Property)、包括的な設計開発サポート基板、ドキュメンテーション、ボード設計ガイドライン、Stratix GX 相互通信試験および開発キットを含む設計プラットフォームおよびボードを提供します。 このプラットフォームは、設計者がバックプレーンまたはチップ間のアプリケーション用のワーキング・トランシーバー・ベース・システムを作成するために必要 とするツールを持っていることを表します。これらのツールを使用して、設計者は設計プロセスの間に発生する可能性のある潜在的な問題を除去し、インプリメンテーション・リスクを最小限にすることができます。

Stratix GX ギガビット・トランシーバー・ブロックおよびDPA

Stratix GX ギガビット・トランシーバ・ブロックは、 データをシリアルまたはパラレル変換する 4 つの全二重チャネルを備えたチップ内蔵トランシーバー・ブロックで、クロック・データ・リカバリー(CDR)テクノロジーを使用して 3.1875 Gbps の最大データレートで高速送信を行います。 各チャネルには、データリカバリー/送信、デコーディング/エンコーディング、および操作手順の各種ステージを実現する専用回路があります。プログラマブ ル・ロジックとの継ぎ目のないインターフェイスにより、信頼性の高いデータ転送、最大データスループット、および簡略化されたタイミング解析を実現しています。

ギガビット・トランシーバー・ブロックの特長は次のとおりです。

  • SerialLite、XAUI、SONET/SDH、ギガビット・イーサネット、ファイバ・チャネル、InfniBand、シリアル RapidIO™、SFI-5、SPI-5 を含む多数のトランシーバ・プロトコルをサポート
  • チャネル(175 mW) およびギガビット・トランシーバー・ブロック(450 mW) あたりの消費電力が少なく、デバイス全体で低消費電力を実現
  • プログラム可能なプリエンファシス、等化、および差動出力電圧を設定

搬送クロック同期型シリアル信号によるダイナミック位相アライメント

搬送クロック同期型 I/Oチャネルはデバイスを経由して最大 1 Gbps のデータ伝送が可能です。 ユーザーは、トランシーバー・ブロックからデバイスに置かれているI/Oチャネルにデータを移動させ、複数のチャネルにまたがっている LVDS、HyperTransport、LVPECL等を実現することが可能です。各チャネルは設計インプリメンテーションを単純化するために内蔵専用 SERDES回路を装備しています。

エンジニアが クロック・データ・リカバリー テクノロジーを使用しないで高速データ転送システムをデザインするときに直面する諸問題を認識し、Stratix GX デバイスに新しい DPA (ダイナミック・フェーズ・アライメント) 機能を組み込みました。この機能はプリント基板(PCB)デザインを大幅に簡略化し、搬送クロック同期型手法使用時のスキュー誘発によって生じる信号スキュー等の問題をなくしま す。DPA 機能は製品の開発初期段階での開発の遅延につながるおそれのあるタイミング問題をなくすので、設計者は複雑なボード・デザインの問題に工数を使用すること なく、システムの実装に集中することができます。

Stratix GX の性能と特長

Stratix GX デバイスの汎用プログラマブル・ロジック・セクションの大部分は、新しい 高性能 Stratix アーキテクチャーに基づいており、以下の革新的機能が含まれています。

Stratix GX FPGA は、Quartus II 開発ソフトウェアおよびマルチギガビット・デザインを完成させるのに今日入手可能な主要サードパーティーの合成およびシミュレーション・ツールによってサポートされます。 ボード・レベルのシミュレーション・ツールや Stratix GX FPGA に最適化された IP (Intellectual Property) と併用すれば、従来にない安全かつ低コストな方法により、数時間程で複雑な高速デザインの設計、テスト、最適化を行うことができます。