• バックプレーン・アプリケーション
  • DSP設計入門

DSP設計入門

DSP 開発キット、Stratix V エディションは高い DSP 性能を必要とする FPGA デザインの開発を今すぐ始めるのに必要なすべてのハードウェアとソフトウェアを含む完全なデザイン環境を提供します。この開発キットには5SGSMD5NデバイスとQuartus Prime 設計ソフトウェアの1年間のライセンスが含まれています。

アルテラの 28nm Stratix® V FPGA は、業界で最高のバンド幅、最高レベルのシステム・インテグレーション、究極の柔軟性を実現すると同時に、ハイエンド・アプリケーション向けにコスト削減と最少のトータル消費電力を実現します。

低消費電力トランシーバで画期的なバンド幅を実現

  • 前世代デバイスと比較してトランシーバ消費電力が最大50%低減された、統合 28.05 Gbps および 14.1 Gbps トランシーバ
  • 933 MHzで動作する最大 6 個の x72 DDR3 メモリ・インタフェース
  • 2.5 TMAC のDSP性能
  • PCI Express® Gen3/2/1 ハード IP (Intellectual Property) のサポート
  • クリティカル・データパスを強化してシステムのボトルネックを取り除く、コアおよびトランシーバ内の Embedded IP Block および統合ハード IP

シングル・チップで高度なインテグレーションを実現し、コストを削減

  • 最大 14.3M ASIC ゲートあるいは最大 1.19M ロジック・エレメント相当のロジックを提供する Embedded Hard IP Block により、コストおよび消費電力を犠牲にすることなく、集積度を 倍増させることが可能。これらのブロックは、PCI Express Gen3/2/1 のようなインタフェース・プロトコルおよび 40G/100G/400G のような特定アプリケーション向けファンクションなどの、標準的ファンクションまたはロジック比率の高いファンクションをハードウェア化します
  • ボード面積、システム・コストおよび消費電力を最小限に抑え、FPGA を小型化できる、パーシャル・リコンフィギュレーション
  • クロックの柔軟性を高め、ボード上の電圧制御水晶オシレータ(VCXO)の置き換えも可能な fPLL (Fractional Phase-Locked Loop)
  • 外部 PHY が不要で、光モジュールに直接接続することが可能な、トランシーバの統合 EDC (electronic dispersion compensation) 機能

デザインにおける究極の柔軟性

  •  コアの機能をオンザフライに変更することができる、微細で使いやすいパーシャル・リコンフィギュレーション
  • 複数のプロトコル、データ・レートおよびフィジカル・メディア・アタッチメント(PMA) 設定を簡単にサポートできる、ダイナミック・リコンフィギュレーションが可能なトランシーバ
  • アプリケーション内の既存の PCI Express リンクを使用することで、設計の複雑さを軽減できるプロトコルを経由した (CvP) コンフィギュレーション手法

システム消費電力の低減

Stratix V FPGA はキー・テクノロジーの使用により前世代と比較して、消費電力を最大30%低減。

  • コア性能を犠牲にすることなく消費電力を低減できるプログラマブル・パワー・テクノロジ
  • TSMC の 28nm High-K メタル・ゲート高性能プロセスを採用し、独自に低消費電力化
  • 0.85V/0.9V コア電圧
  • パーシャル・リコンフィギュレーション
  • Embedded IP Block を含む、コアおよびトランシーバにおけるハードIP

表 2. Stratix V デバイス・タイプの比較

特長 Stratix V E
FPGA
Stratix V GS
FPGA
Stratix V GX
FPGA
Stratix V GT
FPGA
高性能アダプティブ・ロジック・モジュール (ALM) 359,200 262,400 359,200 234,720
高精度 DSP ブロック (18x18) 704 3,926 798 512
M20K メモリ・ブロック 2,640 2,567 2,660 2,560
外部メモリ・インタフェース        
パーシャル・リコンフィギュレーション        
Fractional phase-locked loop (PLL)        
デザイン・セキュリティ        
SEU の緩和        
PCIe Gen3/2/1 ハード IP ブロック - 4(最大)
4(最大) 1
Embedded Hard IP Block -      
トランシーバ (1) - 14.1 Gbps / 48 14.1 Gbps / 66 28.05 Gbps / 4
12.5 Gbps / 32
注 : (1) データ・レート/トランシーバ・チャネル数
ファミリ概要
icon-stratix-v-product-table