表 1. Stratix V ファミリ・タイプの概要

タイプ 説明
Stratix V GT FPGA 40G/100G/400G アプリケーションなど、超広帯域幅および超高性能を必要とする 28 Gbps トランシーバを使用するアプリケーション向けに最適化されています。
Stratix V GX FPGA バックプレーンおよびチップ間とチップ・モジュール間を最大 14.1 Gbps でサポートする トランシーバ内蔵。高性能、広帯域幅アプリケーションに最適化。
Stratix V GS FPGA バックプレーンおよびチップ間とチップ・モジュール間を最大 14.1 Gbps でサポートする トランシーバ内蔵。多数の可変精度デジタル信号処理(DSP)を必要とする高性能アプリケーションに最適化。
Stratix V E FPGA 最高性能のロジック・ファブリックを 952K ロジック・エレメント以上集積し、ASIC のプロトタイピング用に最適化。

Stratix V のアーキテクチャと特長

Stratix V デバイス・タイプの比較

特長 Stratix V E
FPGA
Stratix V GS
FPGA
Stratix V GX
FPGA
Stratix V GT
FPGA
高性能アダプティブ・ロジック・モジュール (ALM) 359,200 262,400 359,200 234,720
高精度 DSP ブロック (18x18) 704 3,926 798 512
M20K メモリ・ブロック 2,640 2,567 2,660 2,560
外部メモリ・インタフェース        
パーシャル・リコンフィギュレーション        
Fractional phase-locked loop (PLL)        
デザイン・セキュリティ        
SEU の緩和        
PCIe Gen3/2/1 ハード IP ブロック - 2 (最大) 4(最大) 1
Embedded Hard IP Block -      
トランシーバ (1) - 14.1 Gbps / 48 14.1 Gbps / 66 28.05 Gbps / 4
12.5 Gbps / 32
注 : (1) データ・レート/トランシーバ・チャネル数

Stratix® V FPGAファミリには、以下の 4種類のタイプがあります。

  • Stratix V GX (トランシーバ内蔵デバイス) FPGA: 14.1 Gbps で動作する最大66個の全二重クロック・データ・リカバリ(CDR)ベースのトランシーバ(933 MHzで動作する、最大6 個の 72 ビット DDR3 メモリ・インタフェース搭載)
  • Stratix V GS (トランシーバ内蔵でデジタル信号処理 (DSP) 機能をより多く備えたデバイス)FPGA: 最大3,926 個の18 x 18 ビットの高性能、可変精度マルチプライヤ、14.1 Gbps で動作しする最大48個の全二重CDRベースのトランシーバ(933 MHzで動作する、最大6 個の 72 ビット DDR3 メモリ・インタフェース搭載)
  • Stratix V GT (トランシーバ内蔵デバイス) FPGA:
  • 28 Gbpsで動作する最大4個のトランシーバ、12.5 Gbps で動作する最大32個の全二重 CDR ベースのトランシーバ(933 MHzで動作する、最大4 個の 72 ビット DDR3 メモリ・インタフェース搭載)
  • Stratix V E FPGA: 最大950K LE 相当のロジック、52 M ビットRAM、704個の 18 x 18 ビットの高性能、可変精度マルチプライヤ、840個の I/O

表 1から表 3では、各Stratix V GX、GS、GT および E デバイス・ファミリの概要を示します。下記は暫定仕様であり、変更される場合があります。

表 1. Stratix V GX FPGAトランシーバ内蔵デバイスの概要

特長 5SGXA3 5SGXA4 5SGXA5 5SGXA7 5SGXA9 5SGXAB 5SGXB5 5SGXB6 5SGXB9 5SGXBB
等価ロジック・エレメント(LE)数 340,000 420,000 490,000 622,000 840,000 952,000 490,000 597,000 840,000 952,000
アダプティブ・ロジック・モジュール(ALM) 128,300 158,500 185,000 234,720 317,000 359,200 185,000 225,400 317,000 359,200
レジスタ数 513,200 634,000 740,000 938,880 1,268,000 1,436,800 740,000 901,600 1,268,000 1,436,800
14.1 Gbps トランシーバ数 12, 24, または 36 24 または 36 24, 36,
または 48
24, 36,
または 48
36 または 48 36 または48 66 66 66 66
M20Kメモリ・ブロック数 957 1,900 2,304 2,560 2,640 2,640 2,100 2,660 2,640 2,640
M20K メモリ (Mb) 19 37 45 50 52 52 41 52 52 52
MLAB (Mb) 3.92 4.84 5.65 7.16 9.67 10.96 5.65 6.88 9.67 10.96
18 x 18 ビットマルチプライヤ数 512 512 512 512 704 704 798 798 704 704
27x27 DSP ブロック数 256 256 256 256 352 352 399 399 352 352
PCI Express®
ハード (IP) ブロック数
1 or 2 1 or 2 1,2, or 4 1,2, or 4 1,2, or 4 1,2, or 4 1 or 4 1 or 4 1 or 4 1 or 4
出荷状況 量産出荷中

Stratix FPGA ファミリのパッケージプラン、バーティカル・マイグレーション・サポート、注文コードにつきましては、アルテラ製品カタログ をご参照ください。

表 3. Stratix V GT および E FPGA トランシーバ内蔵デバイスの概要

機能 5SGSD3 5SGSD4 5SGSD5 5SGSD6 5SGSD8
等価ロジック・エレメント(LE)数 236,000 360,000 457,000 583,000 695,000
ALM 89,000 135,840 172,600 220,000 262,400
レジスタ数 356,000 543,360 690,400 880,000 1,049,600
14.1-Gbps トランシーバ数 24 36 36 48 48
M20K メモリ・ブロック数 688 957 2,014 2,320 2,567
M20K メモリ (Mb) 13 19 39 45 50
MLAB (Mb) 2.72 4.15 5.27 6.71 8.01
18x18 ビットマルチプライヤ数 1,200 2,088 3,180 3,550 3,926
27x27 DSP ブロック数 600 1,044 1,590 1,775 1,963
PCI Express

ハード IPブロック数
1 1 1 1 or 2 1 or 2
出荷状況 量産出荷中

Stratix FPGA ファミリのパッケージプラン、バーティカル・マイグレーション・サポート、注文コードにつきましては、アルテラ製品カタログ をご参照ください。

表 4. Stratix V FPGAでのインダストリアル温度のサポート

デバイス パッケージ コマーシャル・スピード・グレード インダストリアル・スピード・グレード
5SGXA3 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXA4 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXA5 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXA7 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXA9 すべてのパッケージ C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXAB すべてのパッケージ C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXB5 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXB6 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGXB9 すべてのパッケージ

C2, C2L, C3, C4

I2, I2L, I3, I3L, I4

5SGXBB すべてのパッケージ

C2, C2L, C3, C4

I2, I2L, I3, I3L, I4

5SGSD3 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGSD4 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGSD5 すべてのパッケージ C1, C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGSD6 すべてのパッケージ C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGSD8 すべてのパッケージ C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SGTC5 すべてのパッケージ C1, C2 I2, I3
5SGTC7 すべてのパッケージ C1, C2 I2, I3
5SEE9 すべてのパッケージ C2, C2L, C3, C4 I2, I2L, I3, I3L, I4
5SEEB すべてのパッケージ C2, C2L, C3, C4 I2, I2L, I3, I3L, I4

表 3. Stratix V GT および E FPGA トランシーバ内蔵デバイスの概要

機能 5SGTC5 5SGTC7 5SEE9 5SEEB
等価ロジック・エレメント(LE)数 425,000 622,000 840,000 952,000
ALM 160,400 234,720 317,000 359,200
レジスタ数 641,600 938,880 1,268,000 1,436,800
28.05-Gbps/12.5-Gbps トランシーバ数 4 / 32 4 / 32 N/A N/A
M20K メモリ・ブロック数 2,304 2,560 2,640 2,640
M20K メモリ (Mb) 45 50 52 52
MLAB (Mb) 4.90 7.16 9.67 10.96
18x18 ビットマルチプライヤ数 512 512 704 704
27x27 DSP ブロック数 256 256 352 352
PCI Express
ハード IPブロック数
1 1 N/A N/A
出荷状況 出荷中 量産出荷中

Stratix FPGA ファミリのパッケージプラン、バーティカル・マイグレーション・サポート、注文コードにつきましては、、アルテラ製品カタログ をご参照ください。