高集積、高性能、かつ低消費電力に設計

Stratix® IV FPGA ファミリには、以下の 3種類のタイプがあります。

Stratix IV デバイスは、各ファミリ・タイプ内でバーティカル・マイグレーションを提供しており、最も柔軟にデバイスの選択を行うことができます。また、Stratix III デバイスと Stratix IV E デバイス間にバーティカル・マイグレーション・パスが存在するため、Stratix III FPGA で今すぐにデザインを開始し、プリント基板を変更せずに、より集積度の高い Stratix IV E FPGA に移行できます。詳細は、AN 557: Stratix III to Stratix IV E Cross-Family Migration Guidelines (PDF) をご覧ください。表 1~3では、Stratix IV GX トランシーバ内蔵デバイスの概要を示します。

アルテラの 40nm ソリューションは、新たなレベルの SoC (System-on-a-Chip)統合を可能にし、お客様は妥協することなく製品の技術革新を実現することができます。進化したStratix IIIのアーキテクチャに基づいたStratix IV FPGAは最高集積度、機能性に富んだ最高性能のコア・ファブリックを提供します。フレキシブルI/O、高バンド幅トランシーバ、メモリ・インターフェースの組み合わせにより、Stratix IV FPGAはワイヤレス、ワイヤライン、軍用、放送機器などのアプリケーション分野においてハイエンド・デジタル・システムの要求に対応します。

Stratix IV アーキテクチャ

表 1. Stratix IV GT トランシーバ内蔵デバイスの概要

Stratix IV GT ファミリタイプ
機能 EP4S40G2 EP4S40G5 EP4S100G2 EP4S100G3 EP4S100G4 EP4S100G5
等価ロジック・エレメント(LE)数 228,000 531,200 228,000 291,200 353,600 531,200
アダプティブ・ロジック・モジュール (ALM) 91,200 212,480 91,200 116,480 141,440 212,480
レジスタ数 182,400 424,960 182,400 232,960 282,880 424,960
M9K メモリ・ブロック数 1,235 1,280 1,235 936 1,248 1,280
M144K メモリ・ブロック数 22 64 22 36 48 64
エンベデッド・メモリ (Kb) 14,283 20,736 14,283 13,608 18,144 20,736
MLAB (Kb) 2,850 6,640 2,850 3,640 4,420 6,640
18x18 マルチプライヤ数  1,288 1,024 1,288 832 1,024 1,024
PCI Express®

ハード IP ブロック
2 2 2 4 4 2/4 (5)
出荷状況 出荷中 出荷中 出荷中 出荷中 出荷中 出荷中
パッケージ、ユーザー I/O、全二重 LVDS、11.3 Gbpsトランシーバ
パッケージ (2) EP4S40G2 EP4S40G5 EP4S100G2 EP4S100G3 EP4S100G4 EP4S100G5
F1517 636, 44,
12, 36
636, 44,
12, 36 (3)
- - - -
F1517 - - 636, 44,
24, 36
- - 636, 44,
24, 36 (3)
F1932 - - - 754, 44,
24, 48
754, 44,
24, 48
754, 44,
32, 48

表 2. Stratix IV GX トランシーバ内蔵デバイスの概要

Stratix IV GX ファミリタイプ
機能 EP4SGX
70
EP4SGX
110
EP4SGX
180
EP4SGX
230
EP4SGX
290
EP4SGX
360
EP4SGX
530
等価ロジック・エレメント(LE)数 72,600 105,600 175,750 228,000 291,200 353,600 531,200
アダプティブ・ロジック・モジュール(ALM) 29,040 42,240 70,300 91,200 116,480 141,440 212,480
レジスタ数 58,080 84,480 140,600 182,400 232,960 282,880 424,960
M9K メモリ・ブロック数 462 660 950 1,235 936 1,248 1,280
M144K メモリ・ブロック数 16 16 20 22 36 48 64
エンベデッド・メモリ (Kb) 6,462 8,244 11,430 14,283 13,608 18,144 20,736
MLAB (Kb) 908 1,320 2,197 2,850 3,640 4,420 6,640
18x18 マルチプライヤ数 (1) 384 512 920 1,288 832 1,040 (1) 1,024

PCI Express
ハード IP ブロック

1 2 2 2 2 2 4
出荷状況 出荷中 出荷中 出荷中 出荷中 出荷中 出荷中 出荷中
ユーザー I/O、全二重 LVDS (受信/送信)、Emulated LVDSチャネル、トランシーバ
Package (2), (4) EP4SGX
70
EP4SGX
110
EP4SGX
180
EP4SGX
230
EP4SGX
290
EP4SGX
360
EP4SGX
530
F780 368, 28, 128, 8 368, 28, 128, 8 368, 28, 128, 8 368, 28, 128, 8 - - -
F780 - - - - 288, 0,
144, 16 (3)
288, 0,
144, 16 (3)
-
F1152 - 368, 28, 128, 16 560, 44, 192, 16 560, 44, 192, 16 560, 44, 192, 16 560, 44, 192, 16 -
F1152 - - 560, 44, 192, 24 560, 44, 192, 24 560, 44, 192, 24 560, 44, 192, 24 560, 44, 192, 24 (3)
F1152

480, 56,
128, 24

480, 56,
128, 24

-

-

-

-

-

F1517 - - 736, 88, 192, 36 736, 88, 192, 36 736, 88, 192, 36 736, 88, 192, 36 736, 88, 192, 36 (3)
F1760 - - - - 864, 88, 192, 36 864, 88, 192, 36 864, 88, 192, 36 (3)
F1932 - - - - 904, 98, 256, 48 904, 98, 256, 48 904, 98, 256, 48

表 3. Stratix IV E エンハンスト・デバイスの概要

Stratix IV E ファミリ・タイプ
機能 EP4SE230 EP4SE360 EP4SE530 EP4SE820
等価ロジック・エレメント(LE)数 228,000 353,600 531,200 813,050
アダプティブ・ロジック・モジュール (ALM) 91,200 141,440 212,480 325,220
レジスタ数 182,400 282,880 424,960 650,440
M9K メモリ・ブロック数 1,235 1,248 1,280 1,610
M144K メモリ・ブロック数 22 48 64 60
エンベデッド・メモリ ((Kb) 14,283 18,144 20,736 23,130
MLAB (Kb) 2,850 4,420 6,640 10,163
18x18 マルチプライヤ数 (1) 1,288 1,040 1,024 960
出荷状況 出荷中 出荷中 出荷中 出荷中
ユーザー I/O、全二重 LVDS (受信/送信)、Emulated LVDSチャネル
パッケージ (2) EP4SE230 EP4SE360 EP4SE530 EP4SE820
F780 480, 56, 128 480, 56, 128 - -
F1152 - 736, 88, 192 736, 88, 192 (3) 736, 88, 192 (3)
F1517 - - 960, 112, 256 (3) 960, 112, 256 (3)
F1760 - - 960, 112, 256 1,104, 132, 288

注:

  1. F1932 パッケージを使用するEP4SGX360 デバイスの数値が、1,024に変更されています。デジタル信号処理 (DSP) リソースについて詳しくは、Stratix IV デジタル信号処理のページを参照してください。
  2. パッケージについて詳しくは、アルテラ・デバイス・パッケージ情報 (PDF)を参照してください。
  3. EP4SGX530、EP4SE530 および EP4SE820 は H1152、H1517 パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。EP4S40G5、および EP4S100G5 は H1517 パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。EP4SGX290、および EP4SGX360は H780 パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。H パッケージのバーティカル・パッケージを可能にするためには、H パッケージのサイズを考慮した実装エリアが必要となります。
  4. EP4SI00G5 は、F1517 パッケージでは二つ、 F1932 パッケージでは4つの PCI Express hard IP ブロックを備えます。

表 4~5では、パッケージ情報を示します。

表 4. Stratix III および Stratix IV E パッケージのバーティカル・パッケージ・マイグレーション (1), (2)

ユーザー I/O、全二重 LVDS (受信/送信)、Emulated LVDSチャネル
Stratix III and Stratix IV Variants Device F780
(29 mm)
F1152
(35 mm)
F1517
(40 mm)
F1760
(43 mm)
Stratix III L EP3SL50 480, 56, 128 - - -
EP3SL70 480, 56, 128 - - -
EP3SL110 480, 56, 128 736, 88, 192 - -
EP3SL150 480, 56, 128 736, 88, 192 - -
EP3SL200 480, 56, 128 (3) 736, 88, 192 960, 112, 256 -
EP3SL340 - 736, 88, 192 (3) 960, 112, 256 1,104, 132, 288
Stratix III E EP3SE50 480, 56, 128 - - -
EP3SE80 480, 56, 128 736, 88, 192 - -
EP3SE110 480, 56, 128 736, 88, 192 - -
EP3SE260 480, 56, 128 (3) 736, 88, 192 960, 112, 256 -
Stratix IV E
EP4SE230 480, 56, 128 - - -
EP4SE360 480, 56, 128 (3) 736, 88, 192 - -
EP4SE530 - 736, 88, 192 (3) 960, 112, 256 (3) 960, 112, 256
EP4SE820 - 736, 88, 192 (3) 960, 112, 256 (3) 1,104, 132,
288

表 5. Stratix IV GX のパッケージ・バーティカル・マイグレーション (1)

ユーザー I/O、全二重 LVDS (受信/送信)、Emulated LVDSチャネル、トランシーバ
Stratix IV Variant Device F780 F780 F1152 F1152 F1517 F1760 F1932
Stratix IV GX EP4SGX70 368, 28,
128, 8
- - 480, 56,
128, 24
- - -
EP4SGX110 368, 28, 128, 8 - 368, 28, 128, 16 480, 56,
128, 24
- - -
EP4SGX180 368, 28, 128, 8 - 560, 44, 192, 16 560, 44, 192, 24 736, 88, 192, 36 - -
EP4SGX230 368, 28, 128, 8 - 560, 44, 192, 16 560, 44, 192, 24 736, 88, 192, 36 - -
EP4SGX290 - 288, 0, 192, 16 560, 44, 192, 16 560, 44, 192, 24 736, 88, 192, 36 864, 88, 192, 36 904, 98, 256, 48
EP4SGX360 - 288, 0, 192, 16 560, 44, 192, 16 560, 44, 192, 24 736, 88, 192, 36 864, 88, 192, 36 904, 98, 256, 48
EP4SGX530 - - - 560, 44, 192, 24 (3) 736, 88, 192, 36 (3) 864, 88, 192, 36 904, 98, 256, 48

注:

  1. Stratix IV ファミリの同一パッケージの全集積度において、バーティカル・マイグレーションが可能です(例:同じ VCC、GND、イン・システム・プログラマブルの専用入力ピンを共有)。
  2. Stratix IV E デバイスのピン配置は、電源設計への影響を最小限に抑えた共通のプリント基板を使用して、Stratix III および Stratix IV E デバイス間のデザインのマイグレーションを可能にするように設計されています。詳細は、AN 557: Stratix III to Stratix IV E Cross-Family Migration Guidelines (PDF) をご覧ください。
  3. EP4SGX530、EP4SE530 および EP4SE820 は H1152、H1517 パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。H パッケージのバーティカル・パッケージを可能にするためには、H パッケージのサイズを考慮した実装エリアが必要となります。詳細は、アルテラ・デバイス・パッケージ情報 (PDF)をご覧ください。

表 6では、Stratix IV FPGA で提供する工業温度サポートを示しています。

表 6. Stratix IV GX デバイスで提供するインダストリアル温度グレード・サポート

デバイス パッケージ スピード・グレード
EP4SGX70 すべてのパッケージ I4, I3
EP4SGX110 すべてのパッケージ I4, I3
EP4SGX180 すべてのパッケージ I4, I3
EP4SGX230 すべてのパッケージ I4, I3
EP4SGX290 すべてのパッケージ I4, I3
EP4SGX360 すべてのパッケージ I4, I3
EP4SGX530 すべてのパッケージ I4, I3
EP4SE230 すべてのパッケージ I4, I3
EP4SE360 すべてのパッケージ I4, I3
EP4SE530 すべてのパッケージ I4, I3
EP4SE820 すべてのパッケージ I4, I3