Stratix II FPGA の消費電力

Stratix® II FPGA では、業界最先端の FPGA 電力解析ツールである Quartus® II PowerPlay Power Analyzer を使用して、消費電力を正確に見積ることができます。 また、最小のダイナミック消費電力を実現できるので、デバイス全体の消費電力は競合するFPGA製品と同等となります。Stratix II デバイスの消費電力の詳細、競合FPGA との比較、消費電力の精度や管理については、表 1 を参照してください。

表 1. Stratix II デバイスの消費電力に関する資料

技術資料

ツール

classtest

Quartus II PowerPlay: 唯一の高精度解析ツール

正しい熱ソリューションや電源デザインを選択するには、正 確な消費電力の見積りが不可欠です。アルテラの Quartus II PowerPlay Power Analyzer は、誤差範囲 20% 以内で見積りを提供します。 図 1 に、Stratix II と Virtex-4 FPGA におけるベンチマーク・デザインを使用した実測結果と、Quartus II PowerPlay と ISE XPowerによる見積り値との比較を示します。PowerPlay の結果はシリコンの 20% 以内ですが、XPower 結果には一般に大きなバラツキが見られます。

図 1. Quartus II PowerPlay と ISE XPower でのダイナミック消費電力の見積り誤差

注:
* Xilinx ISE XPower ツールは大きく、複雑なvcd (Value Change Dump) ファイルを読み込もうとすると停止してしまい、見積りデータが取得できません。このためXPower の見積り値はこれらのデザインでは提供されていません。
** このグラフの詳細およびその他の技術的な詳細情報については、ホワイト・ペーパ Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracy をご参照下さい。

Stratix II と Virtex-4 FPGA のダイナミック消費電力の比較(ハードウェア実測)

図 2では、図1で使用した同じデザイン・セット(広く用いられるFPGA ファンクションを選択)を使用してダイナミック消費電力を比較しました。Stratix II FPGA は、ほぼすべての RAM 構成のダイナミック消費電力で圧倒的な優位性を示しており、ブロック・レベル・ロジックおよびデジタル信号処理 (DSP) デザインのダイナミック消費電力でもより低い、あるいは同等の結果になっています。顧客の完全なHDLデザインを使用した、ビーム形成 において、Stratix II FPGA は 47% 低減という優位性を示しています。

図 2. ハードウェア測定に基づく Stratix II と Virtex-4 のダイナミック消費電力の比較

注:
* このグラフの詳細およびその他の技術的詳細情報については、ホワイト・ペーパ Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracy を参照してください。

各 FPGA の全デバイス消費電力を比較するには、消費電力をいくつかの要素に分ける必要があります。スタティック消費電力は個々のデバイスごとのバラつきが大きいの で、FPGA の比較にはワースト・ケース仕様を使用する必要があります (1個のデバイスのハードウェア測定結果ではあまり意味がありません)。スタティック消費電力とは異なり、ダイナミック消費電力はデバイスごとのバラつき が非常に小さいので、競合製品のハードウェア・ベースでの比較が可能です。

Stratix II と Virtex-4 FPGA の消費電力の比較 (ワースト・ケースのスタティック消費電力や I/O 消費電力を含む) に関する詳細は、Stratix II と Virtex-4 の消費電力の比較ページ を参照してください。また、ホワイト・ペーパ Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracy には、技術的な背景情報を含むすべての比較データが記載されています。