Stratix GX トランシーバとStratix II GX トランシーバの相違点

Stratix® II GX トランシーバは Stratix GX トランシーバの成功、信頼性、低消費電力、およびジッタ性能をベースにして構築されており、今日新たに登場している多くのアプリケーションに対して堅牢な ソリューションを提供します。トランシーバは強化されたアナログ物理媒体接続 (PMA) ブロックと、デジタル物理コーディング・サブレイヤ(PCS)ブロックを統合します。 PMA には、シグナル・インテグリティを改善し、PCB レイアウト・リスクを低減するテクノロジが搭載されています。 PCS には、多くの主要プロトコルをサポートする場合に FPGA オーバヘッドを低減するための専用機能が統合されています。このページでは、Stratix II GX のトランシーバ・ブロックと Stratix GX トランシーバの主な相違点について説明します。

PMA 内での相違点

Stratix GX トランシーバと Stratix II GX トランシーバの主な相違点はデータ・レートです。 Stratix II GX トランシーバはネイティブ・データ範囲 600 Mbps ~ 6.375 Gbps を提供しますが、オーバ・サンプリングにより270 Mbps という低いデータ・レートもサポートしています。データ範囲は FPGA に最適な現在および使用予定のプロトコルやアプリケーションの大半をサポートするように選択されました。このターゲット・アプローチにより、アルテラは優 れたジッタ性能とともに、バックプレーン・アプリケーションやチップ間通信アプリケーションで必要な低消費電力特性を備えた最適なトランシーバを提供しま す。

3.125 Gbps を超えるデータ・レートのサポートでは、特に既存のシステムで高いデータ・レートを達成する場合、データを正しく伝送するために、トランシーバに専用の機 能が必要です。 Stratix II GX トランシーバは高レベルのプレエンファシスおよびイコライザを提供し、これらを細かく制御することによってこれらに対応します。選択を簡単に行うための ツールが用意されています。

Stratix II GX ファミリは、高データ・レートのトランシーバに加えて、Stratix GX FPGA よりもかなり多くのロジック、メモリ、デジタル信号処理(DSP)機能を備えています。したがって、集積度増大とトランシーバの帯域幅拡大に対応するため に、メモリ・インタフェースおよび高速ソース・シンクロナス LVDS 信号用に、より多くの I/O 回路が必要です。 I/O ピンが増加した結果、同時スイッチング・ノイズ(SSN)を管理するための多大な労力が要求されました。 Stratix II GX トランシーバでは、慎重にデザインされたパッケージを使用すると共に、電源ピンとグランド・ピンの I/O ピンに対する比率を高くするなど、出力 SSN を管理するための多くの手法が採用されています。

図 1 は Stratix GX トランシーバと Stratix II GX トランシーバの主要な相違点を示しています。

表 1. Stratix II GX PMA と Stratix GX PMA の機能比較

機能 デバイス
Stratix GX Stratix II GX
データ・レート範囲 500 Mbps ~ 3.1875 Gbps 600 Mbps ~ 6.375 Gbps
データ・レート範囲
オーバ・サンプリング使用
270 Mbps ~ 3.1875 Gbps 270 Mbps ~ 6.375 Gbps
標準的な消費電力 150 mW/チャネル @ 3.1875 Gbps 125 mW/チャネル @ 3.1875 Gbps (1)
225 mW/チャネル @ 6.375 Gbps
最大プリエンファシス・レベル 140% (2)
2 Taps
500% (2)
3 Taps
最大イコライゼーション・レベル 9 dB
1 ステージ
4 レベル
17 dB
4 ステージ
16 レベル
差動出力電圧範囲 400 mV – 1600 mV 400 mV – 1400 mV

注 :

  1. 400 mV VODをベースにしたテスト・チップ特性評価の最大値に基づきます。
  2. 最大値は VOD設定に応じて変化します。

PCS 内の相違点

Stratix II GX PCS には、PCI Express、Common Electrical Interface 6-Gbps Long Reach and Short Reach (CEI-6G-LR/SR)、シリアル・デジタル・インタフェース(SDI)、XAUI、SONET、ギガビット・イーサネット、シリアル RapidIO™、および SerialLite などの主要な業界標準プロトコルをサポートするための固有の機能が多数あります。このような機能はアルテラの高速プロトコル群で利用されます。すなわち、 ほとんどのケースでプロトコルの物理層を FPGA ロジックなしでトランシーバ・ブロック内で処理できます。

さらに、Stratix II GX トランシーバ・ブロックの主要な強化点として、柔軟性と機能性が向上したフェーズロック・ループ(PLL)デザインがあります。 Stratix II GX トランシーバは Stratix GX トランシーバと同様にクワッド編成となっていますが、Stratix II GX トランシーバではクワッドごとに 2 個の PLL があり、それぞれが多数の出力を備えています。このことは、Stratix II GX トランシーバ内のすべてのトランシーバが異なるデータ・レートで動作し、送信 PLL への元のクロック周波数の関数であるレートを提供できることを意味します。 Stratix II GX トランシーバはプリエンファシス、イコライザ、および VODに対して、主要シグナル・インテグリティ設定のダイナミック・コントロールを継続して提供します。さらに、ブロック内の他のトランシーバが動作中 に、1 つのトランシーバの PLL およびプロトコル設定を変更することもできます。

また、Stratix II GX トランシーバにはトランシーバ・ブロック内でビットおよびバイト・オーダリング用の専用ブロックも追加されており、他の SDH/SONET プロトコルをサポートする場合の FPGA オーバヘッドを低減します。 8B/10B エンコーダ、レート・マッチャ、内部ステート・マシンも強化され、PCI Express、ギガビット・イーサネット、および XAUI プロトコルに PCS を準拠させます。図 2 に Stratix II GX PCS と Stratix GX PCS の相違点を示します。

表 2. Stratix II GX PCS と Stratix GX PCS の機能比較

機能 デバイス
Stratix GX Stratix II GX
チャネル・グループ クワッド(4 RX PLL / 1 TX PLL)
独立したチャネル
クワッドごとに 1つのデータ・レート
クワッド(4 RX PLL / 2 TX PLL)
独立したチャネル
チャネルごとに個別のデータ・レート
チャネル数 4 ~ 20 4 ~ 20
エンコーディング 8b/10b 8b/10b
ダイナミック・リコンフィギュレーション プリエンファシス
イコライザ
VOD
Stratix GX 機能+ PLL 定義
プロトコル設定
ビット・リオーダリング なし
(FPGA ファブリックでデザインする必要がある)
あり
バイト・リオーダリング なし
(FPGA ファブリックでデザインする必要がある)
あり
FPGA
トランシーバ・インタフェース
8 ビット、10 ビット、16 ビット、20 ビット 8 ビット、10 ビット、16 ビット、20 ビット、32 ビット、40 ビット

Stratix GX シリーズ FPGA

Stratix GX トランシーバおよび Stratix II GX トランシーバは、トランシーバを統合した FPGA を必要とするユーザのニーズに完全に対応します。 Stratix GX トランシーバは、トランシーバに対するロジック・エレメント(LE)の比率を低くしたいユーザにとっては、従来どおり理想的なソリューションです。一方、 Stratix II GX トランシーバは、より多数のロジックや高い性能および集積度を必要とするハイエンド・アプリケーションに最適です。図 1 に Stratix GX シリーズの適合性を示します。

図 1. Stratix GX シリーズの適合性