Stratix II GX トランシーバの FPGA 物理媒体接続(PMA)レイヤ

Stratix® II GX FPGAは、クラス最高のシグナル・インテグリティを実現するトランシーバを搭載し、高速シリアルにおける強固なコネクティビティを提供します。 Stratix II GX トランシーバは物理コーディング・サブレイヤ(PCS)と物理媒体接続レイヤ(PMA)を提供し、優れたジッタ性能、最小の消費電力およびコストを実現し、同時スイッチング・ノイズ(SSN)の影響を最小限にします。

アナログ回路内で実装するPMA機能は以下になります。

  • プログラマブル・プリエンファシスおよびイコライザ
  • CDR
  • シリアライザ/デシリアライザ(SERDES)
  • I/O バッファ

図 1 はトランシーバの PMA サブセクションを示しています。

図 1. Stratix II GX トランシーバの PMA サブセクション

プログラマブルなプリエンファシスおよびイコライザによりコストを削減し、シグナル・インテグリティを向上

Stratix II GX デバイスのプリエンファシスおよびイコライザ機能を使用することにより、高価なボード材料やレイアウト・テクニックの必要性を最小限に抑え、ボード・コス トを最小化できます。低コストなFR4 PCB ファブリックはハイ・エッジ・レートで信号の高周波成分を減衰させる傾向があります。6 Gbps クラスではその影響は大きく、シグナル・アイは完全に閉じ、データ損失が発生する可能性があります。

Stratix II GX デバイスはこうした損失を防止し、シグナル・インテグリティを向上するためにプリエンファシスとイコライザを備えています。プリエンファシス回路はシステ ム要件に応じて、さまざまなレベルにコンフィギュレーションでき、高周波数信号を改善する波形を形成します。また、Stratix II GX デバイスはボード損失を防止するために受信側で最大17 dB のダイナミック・イコライザを提供します。イコライザはシステム要件に応じて 16 レベルのいずれかにコンフィギュレーションできます。

プリエンファシスとイコライザ はいずれもダイナミックに制御可能です。これにより、システムの稼動中やカードをバックプレーンに挿入した後でスロットごとの要件に合わせてカードをコン フィギュレーションするときに選択を変更することができます。これらの機能は、システム・セットアップ時のフィールド・トライアルやシミュレーション結果 の確認に使用することもできます。図 2 は 6.375 Gbps のニアエンドのアイ・ダイアグラムを示しています。

図 2. 6.375 Gbps ニアエンドのアイ・ダイアグラム

この柔軟性によりシステムを管理しやすくなり、コスト低減とシグナル・インテグリティ向上のためのデザイン決定を可能にします。

CDR ベース・バス標準規格のサポート

各 レシーバ CDR ブロックには固有の PLL があり、データを正しく受信し、複数のトランシーバを使用するプロトコルにおいて伝送媒体によるチャネル間スキューに対処することができます。PLL はデータを回復するための高周波クロックと、低周波シリアライザ/デシリアライザ(SERDES)クロックの両方を提供します。その周波数は SERDES パラレル幅に依存します。 Stratix II GX デバイスは SERDES 係数 8、10、16、および 20 をサポートしています。CDR は着信シリアル・データ・ストリームからクロックを抽出し、このクロックを使用してシリアル・データ・ストリームをサンプリングし、デシリアライザをク ロック駆動します。Stratix II GX トランシーバのCDRは、PCI Express、SDI、XAUI、SONET、Gigabit Ethernet、Serial RapidIO™、 SerialLite II、そして CEI-6Gバス標準規格をサポートします。

柔軟なトランシーバPLL とクロック・モード

Stratix II GX FPGAは、クワッド(4チャネル)単位でトランシーバを搭載しています。各クワッドは、2つの違うクロック・ソースによりドライブされ、それぞれ高速、 低速のPLLへアクセスします。このクロックとPLLの組み合わせは、1つのクワッド内で4つの違うデータ・レートをサポートし、クワッド内で4つの違う プロトコルをもサポートをすることも可能です。このデュアル・クワッド・アーキテクチャは、単一PLLで実装されている競合デバイスと比較して、劇的に消 費電力を低減します。

1.5-V PCML I/O標準規格をサポートする差動 I/O バッファ

Stratix II GX デバイスのバッファはダイナミックに制御可能なVOD設定になっており、トランシーバの動作中に必要なレベルを選択可能です。例えば、リコンフィギュレーション可能かつプログラム可能なプリエンファシスおよびイコライザ機能は、データ信号を調整して伝送媒体での信号の劣化を補償します。様々にプログラム可能な VOD設定により、ドライブ強度がライン・インピーダンスとトレース長に確実に整合することを保証します。さらに、差動On-Chip Terminationは、中程度の性能の信号に適したレシーバおよびトランスミッタ・バッファ終端を提供します。

低消費電力

ト ランシーバはしばしば冷却の管理が難しいバックプレーンやボード間接続に使用されており、低消費電力であることはトランシーバにとって重要です。 Stratix II GX トランシーバはアプリケーションやプロトコルにおいてスィートスポットとなるデータ・レンジをサポートするよう設計されています。最適化されたデータ・レ ンジおよびクロック手法の組み合わせにより、Stratix II GX トランシーバは最も近い競合 FPGA と比較して、半分以下の消費電力を達成しています。多くのアプリケーションでは要件を満たすために多数のトランシーバが使用されるため、これは大幅な電力 の節約になります。

SSNを最小限に

高速 I/O と高速バス・インタフェースは、高いシグナル・インテグリティを実現するためにSSNを最小限にする必要があります。

Stratix II GX パッケージのデザインは Stratix II デバイス・ファミリのパッケージ・デザインに基づいており、SSN ノイズに対して非常に高い余裕度を示しています。更にStratix II GXデバイスでは積極的な信号/電源/グランド比を採用して、SSN の影響を最小限にし、内蔵トランシーバに対処しています。これにより、Stratix II GX デバイスは SSN に対して非常に堅牢なソリューションを提供します