Stratix II GX トランシーバFPGAの概要

Stratix® II GX トランシーバは、600 Mbps ~ 6.375 Gbpsの高速 I/O を必要としたアプリケーションに確実なソリューション提供します。Stratix GX トランシーバで成功を収めたStratix II GX トランシーバは低消費電力かつ優れたジッタ性能やシグナル・インテグリティを保証する多くの機能を搭載しています。多くのプロトコルは高速トランシーバを 必要としています。これらの標準/カスタム・プロトコルの実装の簡略化を行うために、デバイスのデジタル・ブロック内に特定の機能ブロックを取り込んでい ます。

主なトランシーバの機能

  • チャネルあたり 600 Mbps~6.375 Gbpsで動作するCDRベースの全二重高速シリアル・トランシーバ・チャネル
  • デバイスあたり4、8、12、16、または20本の高速シリアル・トランシーバ・チャネルを搭載し最大 255Gbpsのシリアル帯域幅(全二重)を提供
  • プログラマブルな差動出力電圧(VOD) およびプリエンファシスがシグナル・インテグリティを向上
  • 最大17 dBの柔軟性の高いイコライゼーション
  • PCI Express, Gigabit Ethernet (GbE)、SDI、SerialLite II、XAUI、Serial RapidIO™、CEI (OIF 6G) を含むクロック・データ・リカバリ(CDR)ベースのバス標準規格をサポート
  • 個々のトランスミッタ/レシーバ・チャネルにおいて非動作時に消費電力を低減するためのパワーダウン機能
  • 多様な伝送媒体でシグナル・インテグリティを改善するセレクタブルなOn-chip Termination
  • 8、10、16、20、32、40ビット幅のデータ転送をサポートするプログラマブルなトランシーバ-FPGA間のインタフェース
  • 信号喪失を示すレシーバ・インジケータ
  • BIST(ビルトイン・セルフ・テスト)
  • ホット・ソケット保護回路
  • レート・マッチャ、バイト・リオーダリング、ビット・リオーダリング、パターン検出器、ワード・アライナがプログラマブルなパターンをサポート
  • 3G と 6G プロトコル用の一般的な極性変換とPCI Express用の極性変換
  • PIPE(Physical Interface for PCI Express)標準規格、XAUI、GbEに準拠の専用回路
  • バイト・オーダリングを内蔵し、フレームやパケットを常に既知のバイト・レーンから開始可能
  • トランスミッタには2個のPLL入力と独立したクロック・ディバイダを搭載し、チャネルごとに異なるクロック・レートを提供
  • 8ビットから10ビットへのエンコーディングおよび10ビットから8ビットへのデコーディングを行う8B/10Bエンコーダ/デコーダ
  • トランシーバ・ブロックとロジック・アレイ間のクロック・ドメイン変換を行う位相補償FIFOバッファ
  • 受信データをローカル基準クロックに再同期させるためのレシーバFIFOバッファ

ブロック図

図 1では、物理媒体接続レイヤ(PMA)物理コーディング・サブレイヤ(PCS)の両方のStratix II GX トランシーバのブロック図を示します。PCS内のブロックは、ユーザの必要条件によりバイパスすることが可能です。

図 1. Stratix II GX トランシーバ PMA & PCS ブロック図


画像を拡大

Stratix II GX トランシーバは、600 Mbps ~ 6.375 Gbpsで動作する標準規格プロトコルを実装するために専用回路をネイティブ・モードで提供します。またトランシーバはオーバサンプリングを使って最小で 270 Mbps のデータ転送能力を備えています。これはレガシー・プロトコルや複数のデータ転送のプロトコルをサポートする際に重要です。トランシーバはPCI Express、Gigabit Ethernet、SDI、SerialLite II、XAUI、Serial RapidIO、CEI (OIF 6G) を含む多くのプロトコルで必要となるビルディング・ブロックを実装します。これらのプロトコルはアルテラのIP (intellectual property) と統合することで完全かつ低リスクなソリューションを提供します。