Stratix® 10 サポートページでは、ビデオ、関連資料、トレーニング・コースなど、Stratix® 10 デザインを始めるのに役立つ情報を紹介します。

トレーニング

インテル® HyperFlex™ FPGA フリー・オンライン・トレーニング(英語版)

コースタイトル

内容

Stratix® 10 HyperFlex™ Architecture Overview 前世代デバイスに比べ 2 倍の性能向上を可能にする、Stratix® 10 デバイスに採用された新しい HyperFlex™ コア・アーキテクチャーについて解説します。
Quartus® Prime Hyper-Aware Design Flow Stratix® 10 HyperFlex™ アーキテクチャーの活用を支援する Quartus® Prime 開発ソフトウェアのフローの新機能について解説します。
Using Fast Forward Compile 新しい Quartus® Prime 開発ソフトウェアの Fast Forward Compile 機能を使用し、デザイン性能を迅速に調査して性能目標を達成する方法を解説します。
Introduction to Hyper-Retiming HyperFlex™ アーキテクチャーと Hyper-Retiming がどのように連携するか、および Hyper-Retiming と従来の FPGA リタイミング戦略との違いについて解説します。
Eliminating Barriers to Hyper-Retiming Stratix® 10 HyperFlex™ アーキテクチャーにおいて Hyper-Retiming による最大限の性能向上が得られないデザイン状況とコーディング・スタイルについて解説します。
Introduction to Hyper-Pipelining HyperFlex™ アーキテクチャーと Hyper-Pipelining がどのように連携するか、そして Hyper-Pipelining と従来の FPGA パイプライン化戦略との違いについて解説します。
Understanding Critical Chains クリティカル・チェーン解析の概要に触れ、より高いクロックスピードを実現するための手法を解説します。
Introduction to Hyper-Optimization Hyper-Optimization の仕組み、およびデザイン目標の達成に Hyper-Optimization が必要かどうかを判断する方法を解説します。
Hyper-Optimization Techniques 1: Loop Analysis and Solutions FPGA デザイン内のループに起因する典型的な性能ボトルネックと、Stratix® 10 デバイスでループをデザイン性能の制約要因にしないようにするための基本戦略について解説します。
Hyper-Optimization Techniques 2: Pre-Computation Stratix® 10 デバイスにおいてデザイン性能へのループの影響を抑える事前計算の背後にある手法とテクニックについて解説します。
Hyper-Optimization Techniques 3: Shannon’s Decomposition 特別な最適化手法であるシャノン展開を使用して、Stratix® 10 デバイス向けデザインに対するループの影響を最小限に抑える方法を解説します。

HyperFlex™ インストラクター・トレーニング/オンライン・トレーニング・コース (英語版)

コースタイトル 内容
Performance Optimization with Stratix® 10 HyperFlex™ Architecture Stratix® 10 HyperFlex™ アーキテクチャーを利用するための Quartus® Prime 開発ソフトウェアの機能といくつかの基本的なデザイン手法について学習します。段階的に性能曲線を改善できるように、2 ステップに分けて HyperFlex™ アーキテクチャーによる性能向上を図る方法を解説します。
Advanced Optimization with Stratix® 10 HyperFlex™ Architecture Stratix® 10 HyperFlex™ アーキテクチャーの性能をフルに発揮させるためのデザイン手法を学習します。コーディング・スタイルおよびロジック構造をどう変更すれば、デザインの全体的な機能を変更することなく、最適化されていないデザインの最大 2 倍のクロックレートを達成できるかについて解説します。

Stratix® 10 対応 Quartus® Prime 開発ソフトウェア・プロ・エディション登場

Stratix® 10 FPGA 向け開発ソフトウェアには、Stratix® 10 HyperFlex アーキテクチャー、高速シリアル・インターフェイス・プロトコル Intellectual Property (IP)、外部メモリー・インターフェイス IP など、Stratix® 10 向けに最適化された MegaCore IP に対する総合的なサポートが含まれています。さらに、Quartus® Prime 開発ソフトウェア・プロ・エディション開発支援ツールのフルスイートを利用した、Stratix® 10 FPGA 向けデザインの開発が可能となっています。ライセンス情報および利用方法については、販売代理店にお問い合わせください