インテル® Quartus® Prime 開発ソフトウェアは、ハイエンド FPGA デザインに対して最高の性能、最高のロジック使用率、および最短のコンパイル時間を提供します。インテル® Quartus® Prime 開発ソフトウェアには、次世代 FPGA が提供するさまざまな集積度と機能を拡張するための新しいアルゴリズムとテクノロジーを備えています。

インテル® FPGA SDK for OpenCL* は、オープン・スタンダードの並列プログラミング言語である Open Computing Language (OpenCL*) と FPGA の並列実行機能を組み合わせることにより、強力なシステム高速化ソリューションを実現します。

 

OpenCL および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。

設計ツール

インテル® Quartus® Prime 開発ソフトウェア

インテル® Stratix® 10 FPGA & SoC などの次世代向け FPGA 開発ソフトウェアでは、新しいアプローチが求められます。よりタイトなスケジュールにより、ハードウェアとソフトウェアの両方の設計者にとってコンパイル時間の短縮、デザインのイタレーションの削減、およびデザインエントリーの迅速化を実現する必要性が高まります。また、厳格なデザイン要件により、デザイン計画およびタイミングクロージャーのためのより高度なツールの必要性が高まります。インテル® Quartus® Prime 開発ソフトウェアは、インテル®Stratix® 10 デバイスの設計生産性の向上と市場投入期間の短縮を実現します。

インテル® Stratix® 10 FPGA & SoC は、本格的な階層デザインに必要な柔軟性とモジュール性を特に重視して設計された、新たなハードウェア・イノベーションを実現します。インテル® Quartus® Prime 開発ソフトウェアによって、大幅な生産性向上を実現する主な特長を以下に挙げます。

  • インターコネクト全体にわたるレジスター・エブリウェア (どこでもレジスター) により、前世代の FPGA の 2 倍† の性能を実現する新しい インテル® HyperFlex™ FPGA アーキテクチャー
  • プログラマブル CTS (Clock Tree Synthesis)
  • セクタ単位のデバイス・コンフィグレーション手法


インテル® Quartus® Prime 開発ソフトウェアは、この柔軟性を活用して、デザインのイタレーションを劇的に削減し、デザインの再利用とアーキテクチャーの調査と計画を強化します。

主な特長:

  • デザインのイタレーションを最大 10 分の1 まで削減し市場投入までの期間を短縮 
  • BluePrint Platform Designer でシリアル I/O やメモリー・インターフェイスを即座に正しく配置
  • 生産性 向上と FPGA 業界最速の8分の1† コンパイル時間
  • ハードウェアとソフトウェアの両方のデザインエントリー手法に使用できる汎用性に優れたデザインエントリー
  • インテル® HyperFlex™ FPGA アーキテクチャー最適化ツール に含まれる Hyper-Aware デザインフローには配置配線後の Hyper-Retiming と Fast Forward Compile  

Fast Forward Compile

2倍の性能というブレークスルーを実現 

インテル® Stratix® 10 FPGA は、コア性能を飛躍的に向上させます。ユーザーは インテル® HyperFlex™ FPGA アーキテクチャーの革新的な機能を利用してデザイン性能の制限をなくし、従来世代の FPGA アーキテクチャーでは不可能であった、飛躍的に向上した性能レベルを達成できます。デザイン性能を 2 倍† にできるように開発された Fast Forward Compile 機能は、性能のボトルネックに狙いを定めてユーザーが素早く実施できる段階的な性能改善のための詳細な推奨事項を提供します。また、Fast Forward Compile が提供する推奨事項を適用することでデザインが達成可能になる fMAX (最大動作周波数) の見積もりも可能です。Fast Forward Compile は、インテル® Stratix® 10 FPGA によって可能になる全体的なデザイン性能の最大化機会と素早いタイミング・クロージャーの達成機会を、この革新的なデザインフローによりもたらします。

Fast Forward Compile がもたらす生産性の利点

従来、高い性能目標を達成するためには、多くの場合、長い時間を要するデザインを何度も繰り返す必要がありました。これには、さまざまなデザイン最適化の試行と FPGA のフルコンパイルの再実行によってデザイン変更の有効性を判定することが含まれていました。ユーザーは、デザイン最適化のための詳細なガイダンスと インテル® HyperFlex™ FPGA アーキテクチャーを利用するためのデザイン fMAX の見積もりを Fast Forward Compile から受け取ります。そのような機能により、開発時間をどこに費やせば最も効率的にデザイン性能とスループットを向上させられるかを、不確かな推測で性能を調査することなく、より正確に決定できるようになります。その結果、インテル® Stratix® 10 デバイスによって、デザイン繰り返しサイクルを減らして性能目標を達成し、2倍† のコア性能を達成する経路を簡素化できます。

今すぐ登録して Fast Forward Compile を利用 >>

今すぐ登録(英語)

インテル® HyperFlex™ FPGA アーキテクチャーのトレーニングに登録

インテル® HyperFlex™ FPGA アーキテクチャーを使用してデザインの最大性能を引き出すデザイン最適化手法を取り上げた、無料のオンライン・トレーニング(英語)を提供しています。

† テストは、特定のシステムでの特定のテストにおけるコンポーネントのパフォーマンスを測定します。 ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。 購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。 性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/benchmarks/(英語) を参照してください。