インテル® Stratix® 10 デバイスは、かつてない 2 倍の性能、最大 70 % の消費電力削減、最大 550 万個の LE 相当のロジック、最高レベルのシステム統合を提供し、通信、データセンターの高速化、高性能コンピューティング、レーダー処理、ASIC プロトタイピングなどの最も要求の厳しいアプリケーションに対し、次世代高性能システムを実現します

インテル® Stratix® 10 FPGA & SoC によって実現できる以下の高度なアプリケーション例をご覧ください。

ASIC のプロトタイピングとエミュレーション

最高のモノリシック FPGA ファブリック容量

生産性向上を実現する最高の集積度

  • 550 万 LE 相当のロジックをモノリシック(単一の)コア・ファブリックに搭載

高機能で柔軟なデバッグ

  • レジスターおよび状態のリードバック

クラス最高の I/O 帯域幅

  • 1,600 超の I/O

統合テストベクターの生成と高速化

  • クワッドコア 64 ビット ARM* Cortex*-A53 ハード・プロセッサー・システム

インテル® Stratix® 10 デバイス独自の特徴

  • モノリシック FPGA ファブリックを使用してデザイン・パーティショニングの複雑さを軽減することにより、生産性を向上
  • 最高の I/O 帯域幅 (1,600 を超える I/O):すべての I/O をシングルエンドまたは差動入力/出力としてコンフィグレーション可能
  • 内蔵のクワッドコア ARM* Cortex*-A53 プロセッサーが、テストベクターの柔軟性とリードバック制御の効率化を実現

ネットワーク侵入の検出と防止

400 G スループットの BITW

データ・トラフィックのラインレート解析

  • 1 G ~ 400 G
  • 侵入防止システム (IPS) および侵入検出システム (IDS) をストリーミング・トラフィック上に実装

BITW (Bump-in-the-Wire)

  • ネットワークに入る前にトラフィック・フローでセキュリティー処理を実行
  • 継続的なネットワーク・モニタリングまたはライブ・トラフィックのタグ付け

インテル® Stratix® 10 デバイス独自の特徴

  • 900 MHz を超える fMAX により、サポートされているすべてのプロトコルをラインレートでモニタリング可能
  • ARM* Cortex*-A53 プロセッサーにより、既存の IT ソフトウェアとの直接インターフェイス接続を実現
  • パーシャル・リコンフィグレーションと OpenCL* のサポートにより、ルールの更新が容易

データセンターの高速化

コグニティブ・コンピューティング

高性能アクセラレーター

  • 最大 10 TFLOPS
  • 最高のファブリック性能
  • 最大のメモリー帯域幅

アルゴリズムの柔軟性    

  • OpenCL* のサポート
  • 内蔵されている ARM* Cortex*-A53 ハード・プロセッサー・システムを使用したセキュリティーおよびフロー制御向けのソフトウェア・フロント・エンド

インテル® Stratix® 10 デバイス独自の特徴

  • インテル® HyperFlex™ アーキテクチャーは最大 1 GHz の性能を提供し、アルゴリズム・スループットのブレークスルーを実現
  • IEEE 754 規格に準拠するハード化された単精度浮動小数点 DSP ブロックが、数分の 1 の消費電力で GPU クラスの性能を実現
  • クラス最高のセキュリティー機能を使用する、セキュアなクラウド・ソリューション

ブリッジとアグリゲーション

新しいネットワーク・インフラストラクチャーを実現

高スループットと電力効率

  • 1 秒で 6 億個のパケットを処理できる 400 G トラフィック・マネージャー
  • 10 Gbps につき 1 ワット未満

柔軟な高性能インターコネクト

  • 400 G イーサネットをはじめとする、適応性と拡張性を備え、最適化された IP ポートフォリオ
  • システムのモニタリングと管理のための内蔵プロセッサー

インテル® Stratix® 10 デバイス独自の特徴

  • インテル® HyperFlex™ FPGA アーキテクチャーを使用し、400 G イーサネットを可能にする 700 MHz を超える fmax
  • 性能が 2 倍の 512 ビット幅データパスにより、IP を従来のアーキテクチャーの半分に小型化

レーダー

レーダー・フロントエンドのデジタル化

ワットあたりの最高性能

  • 最大 10 TFLOPS の単精度浮動小数点性能
  • 最大 80 GFLOPS/ワット
高スループットのフロントエンド
  • 高帯域幅を持つ多数の同時ビーム
  • ビーム形成 IP

インテル® Stratix® 10 デバイス独自の特徴

  • 最大 10 TFLOPS の IEEE 754 に準拠する単精度浮動小数点性能が、数分の 1 の消費電力で GPU クラスの性能を実現
  • 最大 1 GHz のコア fMAX により、高スループットのビーム処理が可能

メトロ / DCI 向け 400 Gbps マックスポンダー

機能

  • OTU4 ライン側インターフェイス x 4
    • OTL4.4
    • GFEC
    • ODUk/flex – ODU4 マルチプレクサー
  • 「任意の速度」のクライアント・インターフェイス x 20
    • 1GE ~ 25GE/32GFC のインターフェイス x 16
      または 100GE x 4
    • 1 ~ 14G のインターフェイス x 4
  • クロスコネクト
    • ライン-ラインとライン-クライアントのフル・アドドロップ接続
  • 保護切り替え

オプション機能

  • 128GFC クライアント
  • クライアント用 KP-FEC (544, 514)
  • PAM4 トランシーバー

DCI 向け 2.4 Tbps スイッチ / マックスポンダー

機能

  • イーサネット・フロー間の 2.4 Tbps クロスコネクト
  • 1.2 Tbps FlexE マックスポンダー / トランスポンダー
  • (528,514,10) RS-FEC と (544,514,10) KP-FEC のサポート
  • 光インターフェイス: FlexE サーバー、100GE/25GE/10GE
  • 400G/200G+200G/100G+300G として構成可能な FlexE
  • クロスコネクトのサポート: 10/25/50/100GE フロー
  • 柔軟なファブリック、低消費電力なFECハード IP
  • インテル® Stratix® 10 デバイス固有の特長
    • ヘテロジニアス 3D システム・イン・パッケージ (SiP) によるトランシーバー・タイルの統合が、30G バックプレーンのサポートと 58G のデータレートへのパスを実現
    • インテル® HyperFlex™ FPGA アーキテクチャーにより、2 倍の性能を実現し、その結果 IP サイズを大幅に削減可能
    • IEEE 754 規格に準拠した、ハード化された単精度浮動小数点 DSP ブロックにより、わずかな電力で GPU クラスの浮動小数点性能を提供
    • セキュリティー機能を使用した安全なクラウド・ソリューション