インテル® MAX® 10 FPGA は、外部システム・コンポーネント機能をより多く集積したことにより、システムレベルでのコスト削減を実現します。CPLD とは異なり、デジタル信号処理 (DSP) ブロック、アナログ-デジタル・コンバーター (ADC) および温度センサーを搭載したアナログブロック、エンベデッド・ソフト・プロセッサーのサポート、メモリー・コントローラー、デュアル・コンフィグレーション・フラッシュ・メモリーといった、フル装備の FPGA機能を備えています。

MAX® 10 FPGAのアーキテクチャーと特長

MAX® 10 FPGA のアーキテクチャー

  • 最大 50K LE
  • 最大 500 ユーザー I/O ピン
  • 不揮発性インスタント・オン・アーキテクチャー
  • シングルチップ
  • 最小3x3 mm2 の小型パッケージ
  • エンベデッド SRAM
  • DSP ブロック
  • 高性能 PLL (Phase-Locked Loop) および低スキュー・グローバル・クロック
  • 外部メモリー・インターフェイス (DDR3 SDRAM/DDR3L SDRAM/DDR2 SDRAM/LPDDR2)
  • Nios® II ソフト・コア・エンベデッド・プロセッサーのサポート
  • 3.3 V、LVDS、PCITM のほか、30 種類以上の I/O 規格をサポート
  • 内蔵 SAR ADC – 12 ビット、1 Msps
    • 最大 18 アナログ入力チャネル
    • 温度センサー
  • シングルまたはデュアルコア電源供給
  • エンベデッド・フラッシュ・メモリー
    • デュアル・コンフィグレーション・フラッシュ・メモリー
    • ユーザー・フラッシュ・メモリー
  • 内蔵オシレーター
  • 省電力機能
    • ダイナミック消費電力を最大 95 % 削減するスリープモード
    • 入力バッファーのパワーダウン
  • 128 ビット AES (Advanced Encryption Standard) およびその他のデザイン・セキュリティー機能
  • RoHS6 パッケージ

MAX® 10 FPGA のアーキテクチャーと特長

 

注:

  1. コンフィグレーション・オプションによって追加ユーザー・フラッシュ・メモリーが可能になります。
  2. PLL 供給数はパッケージ・オプションに依存します。
  3. ADC ブロックおよび温度センシング・ダイオード (TSD) の数を示しています。ADC/TSD の供給数はパッケージタイプによって変化します。少ないピン数パッケージでは ADC ハードIP へのアクセスができません。
  4. SRAM のみ
  5. SRAM、DDR3 SDRAM、DDR2 SDRAM、または LPDDR2
  6. D = デュアル電源 (1.2 V/2.5 V)、S = シングル電源 (3.3 V または 3.0 V)
  7. V81 パッケージはアナログ・フィーチャー・セットをサポートしていません。10M08 V81 F デバイスはRSUでデュアルイメージをサポートします。
  8. Easy PCB では 0.8 mm PCB デザインルールが使用できます。
  9. 機能セットオプション:C = コンパクト (シングルイメージ)、F = フラッシュ (デュアルイメージ、RSU 機能付き)、A = アナログ (アナログ機能ブロック)。いずれも価格プレミアムがあります。

  全デバイスタイプのリストをダウンロード

認定/認証

MAX® 10 FPGA は、コマーシャル、インダストリアル、およびオートモーティブ (AEC-Q100) 温度グレードに対応しています。

さらに、TUV による IEC 61508/ISO 26262 認証済みのファンクショナル・セーフティー・パックが将来のリリースでサポートされる予定であり、開発時間および市場投入期間の短縮が可能になります。