Cyclone V GX FPGA トランシーバの概要

低コスト・トランシーバの設計は、すべて同じというわけではありません。アルテラの Cyclone® V FPGA ファミリは、利用可能なすべてのトランシーバ・リソースをフルに活用し、より小規模かつ低コストのデバイスで設計することを可能にします。Cyclone V FPGA は、ハード化されたブロックにより、標準プロトコルの実装においても、独自プロトコルの実装においても、消費電力を最小限に抑えながら最大の柔軟性を提供します。

アルテラの Cyclone V FPGA ファミリは、市場で最も低いコストと消費電力を提供し、Cyclone FPGA シリーズをさらに拡大します。また、アルテラのトランシーバのリーダーシップは、図1に示すとおり FPGA 上で実際に動作するトランシーバ I/O を出荷していることからも証明されています。

ビデオ:Cyclone V FPGA のトランシーバ I/O オペレーション

Cyclone V FPGA シリーズは、最大 3.125 G トランシーバを搭載した Cyclone V GX FPGA と、最大 6.144 G トランシーバを搭載した Cyclone V GT FPGA の 2 タイプがあり、あらゆる設計ニーズに合わせてお選びいただけます。

トランシーバの主な特長

  • 600 Mbps ~ 3.125 Gbps / 6.144 Gbps のデータ・レートをサポートする、最大 12 個のトランシーバ
  • 業界標準のプロトコルおよび独自プロトコルを実装するための、柔軟でコンフィギュレーションが容易なトランシーバ・データパス
  • プログラマブル・プリエンファシス設定、および調整可能な差動出力電圧 (VOD) により、シグナル・インテグリティ(SI)が向上
  • ユーザー制御可能な受信側におけるイコライゼーションにより、フィジカル・メディアでの周波数依存損失を補償
  • トランシーバのダイナミック・リコンフィギュレーションにより、FPGA を再プログラミングすることなく、同一チャネル上で複数のプロトコルおよびデータ・レートをサポート
  • PCI Express®、Common Public Radio Interface (CPRI) 、DisplayPort、V-by-One、および SATA コンフィギュレーションでのスペクトラム拡散クロッキングなどのプロトコル機能をサポート
  • PCI Express、XAUI、およびギガビット・イーサネット向けの物理インタフェースに準拠した専用回路
  • PCI-SIG® 準拠 x1、x2、または x4 エンドポイントまたはルートポート・アプリケーションをサポートする内蔵 PCI Express Gen 1 (2.5 Gbps) および Gen 2 (5 Gbps) ハード IP (Intellectual Property) に直接接続する PIPE インタフェース
  • バイト・オーダリング機能を内蔵するため、フレームまたはパケットが常に既知のバイト・レーンで開始
  • 8B/10B エンコーダ/デコーダは 8 ビットから 10 ビットへのエンコーディング、および 10 ビットから 8 ビットへのデコーディングをサポート
  • トランスミッタおよびレシーバ phase-locked loop (PLL) チャージ・ポンプおよび電圧制御発振器 (VCO) 用のオン・ダイ電源レギュレータによる優れたノイズ耐性
  • オン・チップ電源のデカップリングにより、高周波において過渡電流要件を満足し、ボード上必要なデカップリング・コンデンサを削減
  • PCI-SIG 準拠の PCI Express ハード IP ブロックでのシリアル・ループバック、パラレル・ループバック、リバース・シリアル・ループバック、ループバック・マスタおよびスレーブ機能などの診断機能

以下に Cyclone V トランシーバのフィジカル・メディア・アタッチメント (PMA) およびフィジカル・コーディング・サブレイヤ (PCS) の両方のブロック図を示します。PCS 内のブロックは要件に応じてバイパス可能です。

図 1. Cyclone V FPGAトランシーバ、PMA、および PCS ブロック図