Stratix IV FPGA と Virtex-5 のロジック効率

Stratix® IV FPGA は、アダプティブ・ロジック・モジュール (ALM) を使用して、ALM の 分割機能 により極めて効率的になったロジック機能を実装します。Virtex-5 の LUT-FF ペアと比較した場合、分割可能なALMは Stratix IV FPGA に以下の優位性をもたらします。

  • Virtex-5 デバイスの1.8 倍のロジック収容能力。65 のカスタマ・デザインの ベンチマーク結果 は、Stratix IV ALM は平均で Virtex-5 6入力 LUTの 1.8倍と「同等である」、つまり「1.8 倍のロジックを集積可能である」ことが示されました。これは、より小さく、より低コストなデバイスにさらにロジックを収容することができ、コスト削減が実現できることを示しています。
  • Virtex-5 デバイスより平均 35 %高速 であり、Stratix IV はこれまでで最速の40nm FPGA となります。
  • デザイン・サイズが大きくなればなるほど、性能、使用率、およびコンパイル時間の優位性が高くなります。Stratix III FPGA はこれらの利点を OpenCore デザインで実証し、Stratix IV FPGA ではさらに強化します


図 1 および 2 に、Stratix IV ALM とVirtex-5 LUT-FF ペアの基本ビルディング・ブロック を示しています。また、表 1 ではロジック構造の機能を比較しています。

図 1. Stratix IV FPGAの ALM

図 2. Virtex-5 LUT-FF ペア

表 1. Stratix IV ALM と Virtex-5 LUT-FF ペアの機能比較

機能 ALM LUT-FF ペア
LUT 入力の数
8 6
分割可能な LUT構造 あり なし
LUT あたりのレジスタ数 2 1
専用全加算器数 2 0
classtest

ロジックを実装する際に、ALM は一部の 7入力ファンクション、すべての 6入力ロジック・ファンクションを実装できるほか、 2つの独立した 4入力 LUT のように、小規模 LUT サイズで構成される 2つの独立したファンクションを実装することができます。表 2 に示すとおり、ALM では入力を共有する必要がほとんどないため、浪費されるロジックが減少し、性能と利用可能なロジックの量が最大化されます。

表 2 に、ファンクションの組み合わせの一部と、Stratix IV FPGA および Virtex-5 で共有される入力数の比較を示しています。

 

表 2. Stratix IV ALM と Virtex-5 LUT-FF ペアの柔軟性

出力 1 出力 2 Virtex-5 LUT 
の共有入力数(最小)
Stratix IV ALM 
の共有入力数(最小)
5-LUT 5-LUT 2 5
5-LUT 4-LUT 1 4
5-LUT 3-LUT 0 3
4-LUT 4-LUT 0 3
4-LUT 3-LUT 0 2
3-LUT 3-LUT 0 1
classtest

例えば、5入力および 3入力 ファンクションの実装で、ALM はまったく入力を共有しないで 2つの独立したファンクションを実装します。これ対して、LUT-FF ペアは入力を共有するか、共通入力が無い場合は、2つの 6入力 LUT を使用する必要あるため、ロジックが浪費されることになります。

図 3. Stratix IV ALM および Virtex-5 LUT-FF ペアでの 5 入力および 3 入力ファンクションの実装

効率のよい分割機能 により、Stratix IV ALM は平均で Virtex-5 LUT-FF ペアの 1.8倍 のロジック効率を提供し、デザインによっては 2.3倍 に達します。これは、65 の顧客からのデザイン・セットからのベンチマーク解析により証明されています(図 4 参照)。「 1 」の箇所にある黒い水平線は、 Virtex-5 (LUT-FF ペア ) と Stratix III FPGA (ALM) のロジック・エレメントの数が同じであるポイントを示しています。

図 4. ロジック効率の比較