Stratix IV FPGA のコア・ファブリック・アーキテクチャ

Stratix® IV FPGA のコア・ファブリックは、アダプティブ・ロジック・モジュール(ALM) と呼ばれる革新的なロジック・ユニットから構成されています。ALM は MultiTrack インタコネクト・アーキテクチャを通じて高速ロジック、演算、およびレジスタ機能を Stratix IV FPGAに実装します。

Stratix IV FPGA は、 OpenCore ベンチマークで実証: デザイン規模とともに増大する Stratix III FPGA の優位性で示した革新的な ALM ロジック構造の実証済みの利点を継承しています。ALMは Quartus® Prime 開発ソフトウェアに完全に統合されており、最高性能、最高のロジック使用率、および最短のコンパイル時間を容易に実現します。

アダプティブ・ロジック・モジュール (ALM)

高性能 Stratix IV FPGA にとって、面積効率の高い ALMが重要な鍵です。ALM には 8つの入力と1つのフラクチャブル・ルック・アップ・テーブル(LUT)が含まれています。このフラクチャブル LUTはアルテラが特許を持つLUT技術によって、2つのアダプティブ LUT(ALUT)に柔軟に分割することができます。各 ALM は以下の機能を備えています。

  • フル 6入力 LUT または特定の7入力 LUT
  • ロジック・パッキングの効率を高めるために小型 LUT サイズを複数組み合わせた 2個の独立した出力
  • 追加リソースなしで複雑な論理演算を実装


ALM 構造については図 1を、使用可能な機能の詳細については表 1 を参照してください。

 

図 1. Stratix IV FPGAの ALM

表 1. Stratix IV FPGA ALM の特長および利点

1個の ALM で使用可能なリソース 利点
8 入力フラクチャブル・ルックアップ・テーブル (LUT)
  • 任意の 6入力ロジック・ファンクションと特定の 7入力機能を実装でき、例えば 2つの独立した 4入力 LUT のような、より小規模な LUT に分割可能
  • Quartus® Prime ソフトウェア・デザイン・スイートは、この分割機能を統合し、性能、効率、消費電力、および面積について最適化(ロジック容量の増加とロジック浪費の減少)
2個のエンベデッド加算器
  • 追加リソースなしで、2個の 2ビット加算または 2個の 3ビット加算を実行
  • オペランドは同じ ALM から生成でき、追加ロジックは不要
2個のレジスタ
  • レジスタとロジックの最適な比率により、デバイスがレジスタで制約されない
  • レジスタの使用量が多いアプリケーションに対応する豊富なレジスタ、または高性能を達成するパイプライン・デザインに対応する豊富なレジスタ数
2つの出力
  • 1つの ALM の入力を 2つの出力ファンクション間で分割し、広い入力ファンクションを高速に実現すると共に、狭い入力のファンクションで残りのリソースを効率的に使用
MLAB
  • Stratix IV FPGA コアは、ロジック・アレイ・ブロック (LAB) の第 2 のバリエーションで、MLAB として知られ、通常の ALM として使用したり、またはシンプルなデュアル・ポート SRAM ブロックとしてコンフィギュレーション可能
  • TriMatrix メモリ・テクノロジの一部である MLAB は 64 x 10 または 32 x 20 のシンプル・デュアル・ポート SRAM ブロックとしてコンフィギュレーション可能。MLAB は、クロック速度 600MHz の最大性能で、フィルタのディレイ・ライン、小規模 FIFO バッファ、およびシフト・レジスタを実装するように最適化

詳細については、Stratix IV デバイス・ハンドブックLogic Array Blocks & Adaptive Logic Modules (英語版・PDF) の章を参照してください。

MultiTrack インタコネクト

Stratix IV FPGA は、MultiTrack インタコネクト・テクノロジを採用しています。これは、デザイン・ブロック内およびデザイン・ブロック間の通信に使用される、異なる配線長による性能が最適化された配線構造です。

図 2 に示す MutilTrack インタコネクト・テクノロジは、アルテラの Stratix FPGA シリーズで使用されており、以下の特長を備えています。

  • 最大 5倍のロジックを1つのHOPで提供し、(競合デバイスと比較して)業界で最高の接続性を実現
  • 少数の接続で周辺 LAB へのアクセス能力を高めて、性能を向上させると共に消費電力を低減
  • 領域の密集を防ぎ、より良いロジック・パッキングを改善


図 2. Stratix FPGA シリーズの MultiTrack インタコネクトの接続

Figure 2. Stratix FPGA Series MultiTrack Interconnect Connectivity

Stratix IV FPGA アーキテクチャの利点

分割可能な LUT、2個の全加算器、2個のレジスタ、および追加のロジック強化機能により、ALM を 2つの独立した LUT に分割して、効率を最大化することができます。これによって、Stratix IV 40nm FPGA は浪費ロジックのない 最速 および 最大規模 の40-nm FPGAとなっています。デバイスは、以下の特長を備えています。

  • 最も近い競合のロジック・セルと比較して、35 %高速、かつロジック実装効率が 80%高い。それにより、より多くのロジックをより小型で安価なデバイスに集積してコストを削減
  • Quartus Prime 開発ソフトウェア に完全に統合され、ALM 内の分割可能な 8入力 LUT と MultiTrack インタコネクト・アーキテクチャを最適に利用し、容易かつ高い信頼性をもってタイミング・クロージャに対応することにより生産性を向上