Stratix シリーズ FPGA の消費電力削減機能

プロセス・テクノロジを微細化するにつれ、消費電力・熱管理は、高性能・高集積のFPGA においてますます重要になっていきます。次世代のStratix® FPGA シリーズでの消費電力低減のため、アルテラはいくつかの新しいテクノロジーを開発しました。消費電力低減のための (Stratix III FPGA とそれ以降のファミリーでの) 主なテクノロジーとして、以下のものがあります。


プログラマブル・パワー・テクノロジ

Stratix シリーズ FPGA は、プログラマブル・パワー・テクノロジを採用し、消費電力を抑え、必要な箇所のみに最高性能を提供します。図 1 に、ブロック・レベル(ロジック、メモリ、または DSP)での プログラマブル・パワー・テクノロジの動作を示します。

図 1. プログラマブル・パワー・テクノロジを利用した Stratix シリーズ FPGA ファブリックと標準的な FPGA ファブリックの比較

  • 標準的な FPGA 内のすべてのブロックは、最高速度(黄色いブロックにて示す左側の図) 1種類でのみ動作するよう設計されており、その結果消費電力が大きくなっています。
  • FPGAのデザインにおいて、タイミング・クリティカルなパスはわずか(平均 20%)であることが分かっています。プログラマブル・パワー・テクノロジを使用して、タイミング・クリティカルとして設計されたものを除くアレイ内のすべてのロジック・ブロックが低消費電力モードに設定されます(図 1 の右側の写真の青いブロックで表示)。高速モードに設定されるタイミング・クリティカルなブロックは非常に少ないため、プログラマブル・パワー・テクノロジ によって Stratix シリーズ FPGA は最小の消費電力にて最高性能を発揮することができます。


Quartus II ソフトウェアは、デザインを問わず回路の各パスで使用可能なスラックを判断し、トランジスタのバック・バイアス電圧を調整し、(ブロック内の)トランジスタを自動的に適切なモード(高性能または低消費電力)に設定します。図 2 に、非常に高いレベルで、Quartus II がトランジスタを制御して高性能モードと低消費電力モードを切り替える様子を示します。

図 2. Quartus II ソフトウェアによる低消費電力と高性能化の実現

例として、Stratix シリーズ FPGA のコアにおける NMOS トランジスタの設定を示します。

  • 低消費電力モードでは、Quartus II ソフトウェアが、バック・バイアス電圧を下げて(より負にする)、トランジスタがオンしにくくなります。その結果、大部分のデザイン・パスにおいて、よりリークの少ないトランジスタおよび消費電力の低減を実現します。
  • 高性能モードでは、Quartus II ソフトウェアがバック・バイアス電圧を上昇させる(負電圧を小さくする)ことによって、数少ないタイミング・クリティカル・パスでトランジスタが容易に導通するようにし、デザインの規定されるタイミング制約に適合させて、最大性能を発揮します。


DDR3 & ダイナミック On-Chip Termination (オンチップ終端)

リード/ライト・レベリング機能により Stratix IV FPGA は、1.5V でDDR3 メモリ と簡単にインタフェースでき、1.8V のDDR2 メモリと比較して、消費電力を30%削減します。

さらに、ダイナミック OCT は、データ転送時に直列終端 (RS) と 並列終端 (RT) をダイナミックにオン/オフすることによって標準的な 72ビットDIMM (72 DQ &18 DQS ピン)のスタティック消費電力を1.02 W 削減します(図 3 参照)。一般的な FPGA と比較して、標準的な 72ビット DIMMにおいて、Stratix IV FPGA では、1067 Mbps にて並列 OCT によるスタティック消費電力を 65% (1.9W) 削減します。  

図 3. メモリ・インタフェース向けダイナミック OCT

  • ライト・サイクルの間に、RS がオン、RT がオフになり、ライン・インピーダンスとのマッチングを実現
  • リード・サイクルの間に、RS がオフ、RT がオンになり、Stratix シリーズ FPGA は、バスの遠端ターミネーションを実装

DDR3 および ダイナミック OCT に関する詳細は Stratix IV FPGA の消費電力管理およびその優位点 (PDF) を参照してください。

 

プロセスおよび回路テクノロジ

Stratix III 移行の Stratix シリーズ FPGA には、マルチ・スレッショルド・トランジスタ、可変ゲート長トランジスタ、低誘電(Low-K)誘電体、トリプル・ゲート酸化膜(TGO)、超薄膜ゲート酸化膜、およびひずみシリコンなどのテクノロジが採用されています。これらのプロセスおよび回路テクノロジに関する詳細は、Stratix IV FPGA の消費電力管理およびその優位点 (PDF) ホワイトペーパーを参照してください。

Quartus II PowerPlay 消費電力解析 & 最適化ツール

PowerPlay 消費電力解析および最適化ツールは、正確なパワー・モデルおよび正確なデザインの実装情報を用いて、デザインの全消費電力を最小限に抑える手助けをします。アルテラは2005年より Quartus II 開発ソフトウェアにおいて高度な消費電力最適化機能を提供しています。そしてこの機能はカスタマ・デザインにおいて、すぐさま平均25%のダイナミック消費電力の低減をもたらしました。

以来 PowerPlay 消費電力解析および最適化ツールは、合成・配置・配線における高度な意思決定が加えられ、改良されてきました。今日、Stratix シリーズの プログラマブル・パワー・テクノロジを併用することで、PowerPlay 消費電力解析および最適化ツールの消費電力低減機能は最高の域にまで達することとなりました。詳しくは、Stratix III FPGA の消費電力の最適化 ウェブページを参照してください。