Stratix シリーズ FPGA のデジタル信号処理ブロック

Stratix® シリーズFPGA は、エンベデッド・ハード・デジタル信号処理 (DSP) ブロックを備えており、高性能・高精度 DSP アプリケーションに対する理想的なソリューションです。DSP ブロックは非常に電力効率がよく、ソフト実装における同等な回路よりもはるかに高い周波数で動作します。Stratix シリーズ FPGA は DSP プロセッサと比較して次の点で優れています。

  • 1桁高い DSP 性能
  • 可変精度処理 (Stratix V FPGAによる) の実装能力
  • システムの消費電力を大幅に削減
  • ボード・スペースの削減
  • より大きなプラットフォームのスケーラビリティ


DSP ブロック・アーキテクチャは、各種の DSP 機能を最小ロジック・リソースにより最大性能で実装するように最適化されています。各 DSP ブロックは、乗算器に加えて、標準的な DSP アルゴリズムで頻繁に要求されるファンクションを備えています。これらのファンクションには、プリアダー、アダー、サブストラクター、アキュムレータ、係数レジスタ・ストレージ、およびサメーション・ユニットがあります。Stratix シリーズ FPGA の DSP ブロックは、このように豊富な機能を備えており、有限インパルス応答 (FIR) フィルタ、高速フーリエ変換 (FFT)、デジタル・アップ/ダウン変換、高精細 (HD) ビデオ処理、HD CODEC などの高性能で計算を多用する信号処理機能を持つアプリケーションに理想的です。

表1 に Stratix シリーズ FPGA ファミリの DSP リソースの比較を示します。

表1. Stratix シリーズ FPGA の DSP ブロックの比較

Stratix しりーず FPGA ファミリ (1) 最大 DSP ブロック
周波数
ブロック当りの 9x9
ビット・マルチプライヤ
per Block  

ブロック当りの  

18x18 ビット・マルチプライヤ

ブロック当りの  

27x27 ビット・マルチプライヤ

ブロック当りの  

36x36 ビット・マルチプライヤ

Stratix FPGAs 333 MHz 8 4 1 1
Stratix II FPGAs 450 MHz 8 4 1 1
Stratix III FPGAs 550 MHz 8 4 2 2
Stratix IV FPGAs 550 MHz 8 4 2 2
Stratix V FPGAs (2) 500 MHz 12 8 4 2

注:

  1. 特定の Stratix シリーズ FPGA ファミリの DSP 機能に関する詳細は、該当する Stratix シリーズ・ファミリのリンクを選択してください。
  2. 数字は4つの可変精度 DSP ブロック内のリソースに関係しています。