デザイン・セキュリティ

FPGA 内に実装されたデザインおよび IP(Intellectual Property)の保護は、コア・システム機能にとってますます重要になっています。アルテラの Stratix® シリーズおよび Arria® II GX FPGA は、複製、リバース・エンジニアリング、および改ざんからデザインを保護するために、Cyclone® III LS FPGA が揮発性のデザイン・セキュリティをサポートするように、揮発性および不揮発性のデザイン・セキュリティを提供します。

表1. 各FPGAファミリのデザイン・セキュリティの比較

FPGA ファミリ (1) 不揮発性デザイン・セキュリティ 揮発性デザイン・セキュリティ
キーの長さ
(ビット)
Arria II 256
Cyclone III LS - 256
Stratix V 256
Stratix IV 256
Stratix III 256
Stratix II and Stratix II GX - 128

注:

  1. 各デバイス・ファミリ特有のデザイン・セキュリティ機能の詳細は各ファミリ名からのリンクをご覧下さい。

安全なコンフィギュレーション・フロー

SRAM ベースの FPGA は、揮発性であり、パワーアップ時にコンフィギュレーション・ビットストリームをフラッシュ・メモリまたはコンフィギュレーション・デバイスから FPGA に送信する必要があります。コンフィギュレーション・ビットストリームは送信中に傍受される可能性があります。アルテラの FPGA は、AES(advanced encryption standard)を採用し、128 または 256 ビット・キーをコンフィギュレーション・ビットストリームの暗号化に使用して、デザイン・セキュリティを実装します。図 1 に 3ステップで実装可能な安全なコンフィギュレーション・フローを示します。

  1. ユーザーが定義した AES キーは、揮発性または不揮発性キー・ストレージにプログラムされます。
  2. Quartus® II ソフトウェアは、同じ AES キーを使用して、暗号化されたコンフィギュレーション・ファイルを生成します。生成されたコンフィギュレーション・ファイルは外部フラッシュ・メモリまたはコンフィギュレーション・デバイスに保存されます。
  3. パワーアップ時、フラッシュ・メモリまたはコンフィギュレーション・デバイスは暗号化されたコンフィギュレーション・ファイルを アルテラの FPGA に送信し、保存されている AES キーを使用してファイルを復号化し、自身をコンフィギュレーションします。

AES は、連邦情報処理標準規格(FIPS)(FIPS-197 [PDF])であり、機密情報を保護するために米国政府機関が採用しています。AES は商業目的でも世界的規模で採用されています。アルテラが提供する AES の実装は FIPS-197 規格に準拠していることが確認されています。

Stratix シリーズおよび Arria シリーズ FPGA は揮発性および不揮発性暗号キー・ストレージを提供します。Cyclone III LS FPGA は、揮発性暗号キー・ストレージのみを提供し、消費電力のリミットのある量産アプリケーション向けに最適です。

揮発性暗号キー・ストレージはより柔軟性に優れており、不揮発性暗号キー・ストレージはよりボード・スペースを節約します。表 2に揮発性キー・ストレージと不揮発性キー・ストレージの比較を示します。

表 2. 揮発性キー・ストレージと不揮発性キー・ストレージの比較

機能 揮発性キー 不揮発性キー
キーのプログラミング機能 再プログラムおよび消去が可能なキー One-time programmable キー
外部バッテリー 必要 不要
キーのプログラミング手法 オン・ボード オン・ボードとオフ・ボードの両方
デザインの保護 複製やリバース・エンジニアリングから保護 複製、リバース・エンジニアリング、および不正改ざんから保護


デザイン・セキュリティ機能のアプリケーション

デザイン・セキュリティ機能は貴重な IP および機密情報を内蔵する製品にとって有益です。以下にその他の使用例をいくつか示します。

  • IP に関する法整備が十分なされていない地域で製造または販売される製品 - デザイン・セキュリティ機能により、設計者の IP ファンクション、収益、および競争力を保護します。
  • 製品のバージョン・コントロールおよびカスタマイズ - 異なる暗号キーを異なる FPGA にプログラムして、製品のバージョンをコントロールしカスタマイズすることができます。
  • ロイヤリティ・ベースのビジネス・モデル - IP ベンダーは、IP を暗号化されたコンフィギュレーション・ファイルと安全なアルテラの FPGA に搭載して供給することで、確実にロイヤリティを得ることができます。暗号化されたコンフィギュレーション・ファイルは、正しいキーを持つ FPGA でしか動作しないため、IP ベンダーは IP の使用数を管理することができます。
  • セキュリティ機能 - デザイン・セキュリティ機能は、デバイス・レベルのセキュリティを提供します。
  • ゲーム・アプリケーション - デザイン・セキュリティの不正改ざん防止機能により、ゲーム用またはギャンブル用機器の違法な改造を防ぐことができます。
  • 軍事技術の不正利用防止 - 軍事技術および情報を、FIPS-197 規格に準拠した暗号規格を使用して保護することができます。
  • ASSP のテスト・マーケティング - ASSP ベンダーは自社の ASSP をテスト販売し、安全な FPGA を ASSP チップとして暗号化されたコンフィギュレーション・ファイルと併せて提供することによって、ASSP の機能を適応させることができます。暗号化されたデザイン・ファイルは、正しいキーを持つ FPGA でしか動作しないため、ASSP ベンダは IP ファンクションの管理を維持できます。