Stratix 高性能 ALM およびインターコネクト

Stratix® シリーズの高集積度、高性能FPGAは、アルテラの革新的なアダプティブ・ロジック・モジュール (ALM) ロジック構造を採用し、どの FPGA においても最も効率的なロジック・ファブリックを提供します。Stratix V FPGA は強化されたアダプティブ・ロジック・モジュールおよび MultiTrack インタコネクトを採用し、高効率・高性能の FPGA を提供します。

強化されたアダプティブ・ロジック・モジュール

Stratix V デバイスは強化された ALM を使用して、より効率的にロジック・ファンクションを実装します。ALM は、図1に示すとおり、8入力の分割可能なルック・アップ・テーブル (LUT)、2個の専用エンベデッド加算器、および4個の専用レジスタを備えています。

図 1. ALM ブロック図

新しい ALM は、以下の機能も備えています。

  • Stratix IV デバイスの従来の ALM と比較し、6% 多いロジック量を搭載
  • 特定の7入力 LUT ベースのファンクション、全ての 6 入力のロジック・ファンクション、コア利用を最適化するための小型 LUT サイズ (2個の独立した 4 入力 LUT など) で構成される2つの独立したファンクションを実装
  • 8入力の分割可能な LUT、1 LUT 当たり 4 個のレジスタを追加。これにより、Stratix V デバイスはより高いコア・ロジック使用率でコアの性能を最大化し、レジスタが多用され、パイプライン化されたデザインに対する、より簡単なタイミング・クロージャを提供します。


Quartus® II 開発ソフトウェアは、Stratix V ALM ロジック構造を採用し、最高の性能、最適なロジック使用率、最短のコンパイル時間を実現します。Quartus II 開発ソフトウェアは、従来のStratix デザインを新しい ALM アーキテクチャに自動的にマップするため、デザインを簡単に再使用できます。

ALM は MultiTrack インタコネクト・アーキテクチャを通じて高速ロジック、演算、およびレジスタ機能を Stratix シリーズ FPGA に実装します。

従来の Stratix シリーズ FPGA ファミリのロジック・アーキテクチャについて詳しくは、ハンドブックの該当する章を参照ください。

表1に、ALM 構造に移行する場合の特長と利点を示します。

表1. ALM の特長および利点

1個のALMで使用可能なリソース 利点
8 入力フラクチャブル・ルックアップ・テーブル (LUT)  
  • 任意の6入力ロジック・ファンクションと特定の7入力ファンクションを実装でき、さらに2つの独立した4入力 LUTのような、より小規模なLUTに分割も可能
  • Quartus II ソフトウェア・デザイン・スイートは、この分割機能を統合し、性能、効率、消費電力、および面積について最適化  
2 個のエンベデッド加算器
  • リソースを追加することなく2個の2ビット加算または2個の3ビット加算が可能
  • オペランドは同じALMから生成でき、追加ロジックは不要
4 個のレジスタ
  • レジスタとロジックの最適な比率により、デバイスがレジスタで制約されない
  • レジスタの使用量が多いアプリケーションに対応する豊富なレジスタ、または高性能を達成するパイプライン・デザインに対応する豊富なレジスタ数  
4 つの出力
  • 1つのALMの入力を4つの出力ファンクション間で分割し、広い入力ファンクションを高速に実現すると共に、狭い入力のファンクションで残りのリソースを効率的に使用  
MLAB
  • StratixシリーズFPGAのロジック・アレイ・ブロック(LAB)の第2のバリエーションで、通常のALMとして使用したり、またはシンプルなデュアル・ポートSRAMブロックとしてコンフィギュレーション可能
  • MLABは64 x 10または32 x 20のシンプル・デュアル・ポートSRAMブロックとしてコンフィギュレーション可能。MLAB は、クロック速度600MHzの最大性能で、フィルタのディレイ・ライン、小規模FIFOバッファ、およびシフト・レジスタを実装するように最適化  

詳細については、 Stratix V デバイス・ハンドブックLogic Array Blocks and Adaptive Logic Modules (英語版・PDF) sの章を参照してください。

MultiTrack インタコネクト

高性能 Stratix シリーズ FPGA は、MultiTrack インタコネクト・テクノロジを採用しています。これは、デザイン・ブロック内およびデザイン・ブロック間の通信に使用される、異なる配線長による性能が最適化された配線構造です。

図2 に示す MutilTrack インタコネクト・テクノロジは、アルテラの Stratix FPGA シリーズで使用されており、以下の特長を備えています。

  • 最大 5倍のロジックを1つのHOPで提供し、(競合デバイスと比較して)業界で最高の接続性を実現
  • 少数の接続で周辺LABへのアクセス能力を高めて、性能を向上させると共に消費電力を低減
  • 領域の密集を防ぎ、より良いロジック・パッキングを改善

図 2. Stratix FPGAシリーズの MultiTrack インタコネクトの接続

Hops 到達可能なロジック・エレメント (LE) 数
1 1,007
2 3,498
3 6,042
合計 10,547