Arria® 10 FPGA & SoC: ハード化された浮動小数点 DSP ブロック

デジタル信号処理 (DSP) テクノロジーにおけるリーダーであるインテルは、FPGA で初となるハード化された浮動小数点演算子を DSP ブロック内で提供し、可変精度 DSP ブロックを更に強化します。Arria® 10 FPGA & SoC の可変精度 DSP ブロックでは、最大 1.5 TeraFLOPS の画期的な浮動小数点演算性能を提供する、新しい浮動小数点モードを導入します。設計者は、3 つのDSP ブロックモードを使用して、固定小数点から倍精度の IEEE-754 準拠浮動小数点演算までを必要とするさまざまなアルゴリズムを実装できます。

Arria® 10 FPGA & SoC は、産業機器、ワイヤレスシステム、医療用画像処理、軍用レーダー、そして高性能コンピューティング、マシーンラーニング、高精度レーダー、データセンター・アクセラレーション・アプリケーションなどの計算を多用するアプリケーションに最適です。

DSP ブロックモード

以下に示す 3 つのDSP ブロックモードを使用して、固定小数点から倍精度の IEEE-754 準拠浮動小数点演算までを必要とするさまざまなアルゴリズムを実装できます。

浮動小数点モード (ハード IEEE-754 演算子)

標準精度モード (18 ビット固定小数点乗算器)

高精度モード (27 ビット固定小数点乗算器)

浮動小数点モード

浮動小数点モードの単一の DSP ブロックは、IEEE-754 単精度浮動小数点乗算器と IEEE-754 単精度加算器を提供し、市場におけるあらゆる FPGA の中で最も高い浮動小数点演算性能を実現しています。このような浮動小数点演算子により、浮動小数点デザインは従来の固定小数点デザインと同様に設計でき、FPGA 設計者の負担を増加させることなく、浮動小数点の利点が提供されます。また、設計者は浮動小数点のまま設計することで、従来のようにアルゴリズムを固定小数点に変換して精度を検証するために何カ月も費やす必要がなくなります。

浮動小数点モードで提供される機能は以下のとおりです。

  • IEEE-754 単精度乗算器と IEEE-754 単精度加算器による最大 1.5 TFLOPS の性能 (図 1 参照)
  • 以下のような浮動小数点演算のサポート
    • AxB
    • A+C
    • A-C
    • AxB+C
    • AxB-C
    • Acc=AxB+Acc
    • 畳み込み、ドット積、その他の線形代数関数をサポートするベクトル演算
    • 高速フーリエ変換 (FFT) を使用した複素乗算


浮動小数点機能に加え、新しい可変精度ブロックには、次の機能が含まれます。

  • 高速 fMAX および消費電力削減を実現する内部パイプライン・レジスター
  • 108 入力、74 出力
  • プリアダーで 2 つの 18 ビット入力が使用可能な 18 x 19 乗算モード
  • 複雑なシリアル・フィルタリングに適した、任意に使用可能なセカンダリー・アキュムレータ (フィードバック・レジスター)
  • 2 つの独立した 18 x 19 乗算器
  • プリアダー機能の有無に関係なく使用可能な、内蔵 18 ビットまたは 28 ビット係数レジスターバンク


カスケードバス

すべてのモードで 64 ビット・アキュムレーターが利用でき、それぞれの可変精度 DSP ブロックには、専用バスで複数のブロックをカスケード接続することにより高精度信号処理が実装可能になる 64 ビット・カスケード・バスがあります。

この可変精度 DSP アーキテクチャーは下位互換性を維持しているため、高精細ビデオ処理、デジタルアップ/ダウン変換、マルチレート・フィルタリングなどの既存の 18 ビット DSP アプリケーションを効率的にサポートできます。

ハード浮動小数点を利用する設計者の生産性向上を実現する完全なツールスイートを提供しており、それらのツールによって、モデルベース、C ベース、および HDL/IP ベースのデザインを始めることができます。

さらに高い浮動小数点演算性能が必要ですか? Arria® 10 FPGA のデザインは、シームレスなデザインと Stratix® 10 デバイスへのデバイス移行パスを提供し、最大 10 TFLOPS の性能を実現します。詳細については、 正規販売代理店にお問い合わせください。