Cyclone デバイスのPLL

Cyclone® デバイスは、周波数合成、プログラマブル位相シフト、外部クロック出力、プログラマブル・デューティ・サイクル、ロック検出、および入力クロックと出力クロックの高速差動サポートなどの最新クロック・マネージメント能力を提供する最大 2 つの強化された PLL (phase-locked loop)を備えています。Cyclone デバイスの PLL は、タイミング問題に起因する全体的なボード・レイアウトを単純化します。Cyclone PLL は、通信、デジタル・エンターテインメント、ワイヤレス、および工業用システムなどのアプリケーションに対して、費用効果の高いタイミング・コントロールを提供します。図 1 に Cyclone PLL のブロック図を示します。

図 1. Cyclone デバイスの PLL ブロック図

クロックの逓倍と分周

Cyclone PLL は、入力クロック周波数とは異なる周波数での内部クロックの動作を可能にするクロック周波数合成機能を提供します。各 PLL は異なる周波数で動作可能な最大 3 つのクロック出力を提供できます。PLL は、m/(n x ポストスケール・カウンタ)スケーリング・ファクタによる周波数逓倍または分周を提供します。ここで、m、n、およびポスト・スケール・カウンタは 1 ~ 32 の任意の整数です。

Cyclone PLL により、ある回路を 1 クロック・サイクルに 2 回以上使用するタイムシェアリング・マルチプレックス・アプリケーションを実装できます。タイムシェアリング・マルチプレキシングを使用することにより、ユーザはより少ないロジック・セルで必要な機能を実装したり、デバイス内でリソースを共有することによって、デバイスの面積効率を向上させることができます。

外部クロック出力&クロック・フィードバック

各 PLL は 1 つの差動または 1 つのシングルエンド外部出力クロックをサポートします。1 個の PLL に 1 組の外部クロック出力ピン・ペアがあります。外部クロック出力ピンは、表 1 に示すとおり各種 I/O 規格をサポートします。 外部クロック出力は、システムのクロッキングを用いたボード上の異なるデバイスの同期化に使用できます。クロック・フィードバック機能は、内部遅延を補償したり、外部クロック出力とクロック入力との位相を揃えることができます。

表 1. Cyclone PLL の特徴
特徴 PLL のサポート
クロックの逓倍と分周 m/(n x ポスト・スケール・カウンタ)(1)
位相シフト 最大 150-ps インクリメントの分解能 (2), (3)
プログラマブル・デューティ・サイクル 3
内部クロック出力数 2
外部クロック出力数 最大 1 つの差動または 1つのシングル・エンド
入力クロック&外部クロック出力での I/O 規格サポート LVTTL、LVCMOS、2.5/1.8/1.5 V、3.3-V PCI、SSTL-2 Class I & II、SSTL-3 Class I & II、LVDS

表 1 の注:

  1. m カウンタ、n カウンタ、ポスト・スケール・カウンタの範囲は 1 ~ 32 です。
  2. 最小位相シフトは VCO 周期÷ 8 で算出されます。
  3. 度の増分については、Cyclone デバイスはすべての出力周波数を最小 45°の増分でシフトできます。周波数および分周パラメータに応じて、これより小さな度の増分も可能です

プログラマブル位相シフト

Cyclone PLL には、プログラマブル位相シフトを可能にする高度なクロック・シフト機能があります。設計者は、最大 150 ピコ秒の分解能の時間単位で位相シフトを実行できます。プログラマブル位相シフト機能は、クロック・エッジの正確な位置が重要であるセットアップ時間やホールド時間などのタイミング上の制約を満足させるのに最適です。

ロック検出信号

ロック出力は基準クロックと位相が同じ安定したクロック出力信号があることを示します。ロック検出信号は、システム制御およびボード上の異なるデバイスの同期化に使用できます。

プログラマブル・デューティ・サイクル

プログラマブル・デューティ・サイクルにより、PLL は可変デューティ・サイクルのクロック出力を生成できます。プログラマブル・デューティ・サイクル機能は、データがクロックの正エッジと負エッジの両方で転送されるダブル・データ・レート(DDR)アプリケーションで役立ちます。プログラマブル・デューティ・サイクルにより、クロックの正エッジと負エッジの位置を調整できるため、これらのエッジを基準にするセットアップ時間とホールド時間の要求が緩和されます。