Cyclone II の消費電力の優位性

図 1. ワースト・ケースでの全体の消費電力比較

低コスト FPGA 分野で市場をリードする Cyclone® II デバイスは、現在業界で最も低コストかつ最小消費電力の 90-nm FPGA であり、スタティックな消費電力はわずか 12 mW です。 Cyclone II デバイスは、低コスト化のためにゼロから構築され、低消費電力を実現するために最適化されており、競合する 90-nm 低コスト FPGA の半分の電力しか消費しません。

Cyclone II デバイスを競合する 90-nm 低コスト FPGA と比較すると、以下のようになります。

Cyclone II FPGA と業界の他の低コスト FPGA との比較方法については、Cyclone II Cyclone II 消費電力の比較 を参照してください。

アルテラは、最も正確で充実したパワー・マネージメント・デザイン・ツールを用意しています。他の競合ベンダは、低コスト・ファミリには標準プロセスのシリコンにおける消費電力推定値しか提供していませんが、アルテラはこれに加えて、高信頼性が求められるデザインに不可欠である 85℃ およびワースト・ケース・プロセスのシリコンにおける消費電力推定値も提供しています。 アルテラは、エンジニアに最も正確かつ信頼できる消費電力に関する情報を提供するために、以下のリソースを提供しています。

シリコンの消費電力を低減するためのアルテラの手法

シリコンの消費電力を低減するために採用できる手法は多数あります。 表 1 に、Cyclone II FPGAで使用されているいくつかの手法を示します。

表 1. 90 nmで消費電力を低減するためのシリコン・デザインとプロセス手法

手法 電力上の利点 具体的な効果・影響
コア電圧を低くする 全体の消費電力が減少する
  • リーク電流が減少する
  • スイッチング電流が減少する
Vt(しきい値電圧)を高くする スタティック消費電力が減少する
  • リーク電流が減少する
  • トランジスタ性能(スイッチング速度)が低下する
  • 速度が重要でないクリティカル・パスに採用
ゲート長を長くする スタティック消費電力が減少する
  • リーク電流が減少する
  • プロセス間のリーク電流のばらつきを低減する
  • トランジスタ性能が低下する
  • 速度が重要でないクリティカル・パスに採用
層間絶縁膜にlow-Kを採用 ダイナミック消費電力が減少する
  • FSGに対し、ダイナミック消費電力が約 10 パーセント減少する
  • 性能が約 10 パーセント向上する
  • TSMC においては すでに 0.13 ミクロン・プロセスで実証済み
  • TSMC の 90-nm 製品では 100 パーセント使用
I/O ピンのキャパシタンスを低くする ダイナミック消費電力が減少する (I/O)
  • I/Oのダイナミック消費電力が減少する
  • I/O性能が向上する
  • デバイス内でのシグナル・インテグリティが向上する
電力効率の高いクロック構造 ダイナミック消費電力が減少する
  • 使用していないクロック・ネットワークをエリアごとに自動シャット・ダウンし、ダイナミック消費電力を大幅に低減
  • 幅広い種類のクロック・リソースを提供し、最適な選択により消費電力を最適化

半導体メーカは表 1 に示す手法を有効に採用して、シリコンの消費電力を最小限に抑えながら性能を最適化する必要があります。 アルテラは顧客の性能要件や製造の容易さを犠牲にすることなく、シリコンの消費電力を可能な限り低く抑えるための手段を考案しました。アルテラの FPGA は発熱が少なく、システムの消費電力は低く抑えられます。