Cyclone II FPGAへのNios II プロセッサの実装

エンベデッド・プロセッサのNios® II ファミリ は、Cyclone® II FPGA に実装した場合、 価格重視のアプリケーションおよび計算量の多いアプリケーションの両方に対して低コストなプロセッサ・ソリューションを提供します。 Cyclone II デバイスに実装された Nios II エンベデッド CPU コアは、100 DMIP を超える性能を達成できます。Cyclone II デバイスは最大 68,416 個の LE を搭載しており、1つのデバイス内で 複数のNios II コアを使用して、以下のような機能を実装可能です。

  • オペレーティングシステムの実行
  • イーサネット接続によるリモート・アップグレードおよび FPGA コンフィギュレーション
  • データおよび I/O 処理

Cyclone II FPGA に実装された Nios II プロセッサは、成功した第一世代の Nios プロセッサをベースにし、価格重視のアプリケーションに最適な手段になります。 ソフト・エンベデッド・プロセッサ・コアの低コスト FPGA への統合によって、家電、通信、コンピュータ、工業用、車載用、およびワイヤレス市場で強みを発揮できます。特に、SOC(system-on-a-chip)アプローチが効果的なデジタル・マルチメディア・ゲートウェイ、ローエンド・スイッチおよびルータ、車載用インフォテイメント・システムなどのアプリケーションは、Nios II プロセッサと Cyclone II FPGA を活用できます。

図 1 は、複数の Nios II エンベデッド・プロセッサを Cyclone II デバイスに統合できることを示しています。このようなシステムでは、外部インタフェース(PCI およびイーサネット)、オフチップ SDRAM、および任意の IP(Intellectual Property)コア間のデータ・フローを制御するデータ移動プロセッサを持つことが一般的です。追加プロセッサを使用して、マン/マシン・インタフェース(例えば、キーパッド、LCD ディスプレイ)を処理して、この低速タスクを高速デバイス機能から切り離すことができます。

図1. Cyclone II FPGA に実装されたシステム

注:

  1. 入力/出力プロセッサ
  2. マン/マシン・インタフェース・プロセッサ

Nios II ファミリ

Nios II エンベデッド・プロセッサ・ファミリは、高性能コア(Nios II /f、fast)、低コスト・コア(Nios II /e、economy)、および性能/コストのバランスが取れたコア(Nios II /s、 standard)の 3 つの CPU コアで構成されています。これらのコアはすべて、単一のロイヤリティ-・フリーのライセンスの下で利用でき、共通の 32 ビット・インストラクション・セット・アーキテクチャ(ISA)を共有し、100% バイナリ・コード互換です。 図 2 にこれらのサイズと性能の関係を示します。

図 2. Nios 対 Nios II ファミリのロジック使用率と性能

Nios II プロセッサは、重要なソフトウェア・サブルーチンのハードウェアでの実装を可能にする最大 256 のカスタム・インストラクションを実装することができます。カスタム・インストラクションを使用すれば、ソフトウェアでは多数のクロック・サイクルを要するファンクションをハードウェアでわずか 1 クロック・サイクルで完了することができるため、システム性能とデータ・スループットが向上します。これらのカスタム・インストラクションの効率を更に向上させるために、Cyclone II デバイスはコードまたはデータ・ストレージ用に M4K メモリ・ブロックと DSP 機能を実装可能なエンベデッド 18x18 マルチプライヤを搭載しています。

Nios II プロセッサには、デザイン・コンセプトを数分で実働システムに変換できるペリフェラルのライブラリが含まれています。 これらのペリフェラルには、次のものが含まれます。

  • シリアル・インタフェース(UART、SPI、JTAG UART)
  • オンチップ RAM と ROM、およびオフチップ SRAM、フラッシュ、SSRAM、SDRAM メモリへのインタフェース
  • 汎用パラレル I/O (GPIO)
  • ダイレクト・メモリ・アクセス
  • JTAG(Joint Test Action Group)デバッグ・インタフェース

完璧な低コスト SOPC ソリューション

アルテラの SOPC Builder システム開発ツール は、標準ファンクションおよびユーザ作成 IP ファンクションから SOPC(systems on a programmable chip)を構成し、アルテラおよび AMPPSMパートナからの 60 以上のペリフェラルをサポートするための強力なプラットフォームを提供します。SOPC Builder を使用すれば、Cyclone II の設計者はコンポーネントを、プロセッサ、ペリフェラル、オンチップ・メモリ・インタフェース、オフチップ・メモリ・インタフェース、およびユーザ定義ロジックを含む完全なシステムに容易に統合することができます。SOPC Builder は、マルチマスタ・バス・アービトレーションおよび割り込み制御ロジックを含むシステムを接続するためのAvalon® スイッチ・ファブリック  を VHDL または Verilog HDL で生成します。SOPC Builder はまたカスタム・ハードウェア用テストベンチを備えたシミュレーション環境およびカスタム・システムのペリフェラルにアクセスするための C ライブラリやアセンブリ・ルーチンを備えたソフトウェア開発環境も作成します。

SOPC Builder は、任意の最新高性能バスのマスタまたはスレーブ・ペリフェラル、あるいはシンプルな Avalon バス・インタフェースを介して、ユーザ定義ロジックを自動的に接続できます。Nios II プロセッサで利用可能なペリフェラルの詳細については、 Nios II ペリフェラル&インタフェース・ライブラリ を参照してください。